实验一 存储器实验

实验一存储器实验

1．FPGA中LPM_ROM定制与读出实验

一．实验目的

1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。

2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于

lpm_ROM中；

3、在初始化存储器编辑窗口编辑mif文件配置ROM；

4、验证FPGA中mega_lpm_ROM的功能。

二．实验原理

ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU 中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号：inclk——输入时钟脉冲；q[23..0]——lpm_ROM的24位数据输出端；a[5..0]——lpm_ROM的6位读出地址。

实验中主要应掌握以下三方面的内容：

⑴ lpm_ROM的参数设置；

⑵ lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；

⑶lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。

三．实验步骤

（1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address[]和数据总线宽度q[]，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置

和连接。

（2）设置图3-1-1为工程。

（3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图3-1-2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便

能对FPGA中的ROM在系统读写。

(4) 用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。这里预先给出后面

将要用到的微程序文件：rom_a.mif 。rom_a.mif中的数据是微指令码（图3-1-3）。（5）全程编译。

（6）下载SOF文件至FPGA，改变lpm_ROM的地址a[5..0]，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据(rom_a.mif中的数据)一致。

注：下载sof示例文件至实验台上的FPGA，选择实验电路模式仍为NO.0，24位数据输出由数码8至数码3显示，6位地址由键2、键1输入，键1负责低4位，地址锁存时钟CLK 由键8控制，每一次上升沿，将地址锁入，数码管8/7/6/5/4/3将显示ROM中输出的数据。发光管8至1显示输入的6位地址值。

图3-1-1 lpm_ROM的结构图

图3-1-2 设置在系统ROM/RAM读写允许

图3-1-3 rom_a.mif中的数据

（7）打开QuartusII的在系统存储模块读写工具，了解FPGA中ROM中的数据，并对其进行在系统写操作（图3-1-4）。

图3-1-4 在系统存储模块读写

四．实验要求

(1)实验前认真复习LPM-ROM存储器部分的有关内容。

(2)记录实验数据，写出实验报告，给出仿真波形图。

(3)通过本实验，对FPGA中EAB构成的LPM-ROM存储器有何认识，有什么收获？五．思考题

（1）如何在图形编辑窗口中设计LPM-ROM存储器？怎样设计地址宽度和数据线的宽度？

怎样导入LPM-ROM的设计参数文件和存储LPM-ROM的设计参数文件？

（2）怎样对LPM-ROM的设计参数文件进行软件仿真测试？

（3）怎样在GW48实验台上对LPM-ROM进行测试？

（4）学习LPM-ROM用VHDL语言的文本设计方法（顶层文件用VHDL表达）。

（5）了解LPM-ROM存储器占用FPGA中EAB资源的情况。

2．FPGA中LPM_RAM读写实验

一．实验目的

1、了解FPGA中RAMlpm_ram_dq的功能，

2、掌握lpm_ram_dq的参数设置和使用方法，

3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。

二．实验原理

在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq的结构如图3-2-1。

数据从ram_dp0的左边D[7..0]输入，从右边Q[7..0]输出，R/W——为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。

数据的读出：从A[7..0]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[7..0]输出。

R/W——读/写控制端，低电平时进行读操作，高电平时进行写操作；

CLK——读/写时钟脉冲；

DATA[7..0]——RAM_dq0的8位数据输入端；

A[7..0]——RAM的读出和写入地址；

Q[7..0]——RAM_dq0的8位数据输出端。

三．实验步骤

（1）按图3-2-1输入电路图。并进行编译、引脚锁定、FPGA配置。

（2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读/写允许，低电平时读允许，高电平时写允许；键7（CLK0）

产生读/写时钟脉冲，即生成写地址锁存脉冲，对lpm_ram_dq进行写/读操作。

（3）注意，lpm_ram_dq也能加入初始化文件（这里是5_ram.mif ,是后面将要用到的模型CPU执行微程序文件），注意此文件加入的路径表达和文件表达（3-2-2）： ./ 5_ram.mif ,（后缀mif要小写），同时选择在系统读写RAM功能，RAM的ID名取为：ram1。

注：验证程序文件在DEMO5_lpm_ram目录，工程名是ram_dp1.bdf，下载ram_dp1.sof至实验台上的FPGA，选择实验电路模式为NO.1，按以上方式首先进行验证实验。首先控制读出初始化数据，与载入的初始化文件ram_dp1.mif中的数据进行比较，然后控制写入一些数据，再读出比较。使用在系统读写RAM的工具对其中的数据进行读