计算机原理实验二 静态随机存储器实验 操作步骤
静态存储器 实验报告
静态存储器实验报告静态存储器实验报告引言：静态存储器（Static Random Access Memory，简称SRAM）是一种常见的存储器类型，具有快速读写速度和稳定性等优点。
在本次实验中，我们将对SRAM 进行测试和分析，以评估其性能和可靠性。
实验目的：1. 了解静态存储器的基本原理和工作方式；2. 测试SRAM的读写速度和稳定性；3. 分析SRAM的性能特点和应用范围。
实验步骤：1. 准备工作：搭建SRAM测试平台，包括电源、控制电路和数据输入输出接口等；2. 读写速度测试：通过控制电路发送读写指令，并记录SRAM的读写时间；3. 稳定性测试：连续进行大量的读写操作，并观察SRAM的稳定性表现；4. 性能分析：根据测试结果，分析SRAM的读写速度、稳定性和功耗等性能指标。
实验结果：1. 读写速度：经过多次测试，我们得出了SRAM的平均读写速度为XX ns。
这一速度相对较快，适用于对存储器响应速度要求较高的应用场景。
2. 稳定性：在连续读写测试中，SRAM表现出了较好的稳定性，未出现数据丢失或错误的情况。
这证明了SRAM在数据存储和传输过程中的可靠性。
3. 功耗：SRAM在读写操作时会消耗一定的功耗，但相对于动态存储器（DRAM）而言，SRAM的功耗较低。
这使得SRAM在低功耗要求的电子设备中具有一定的优势。
讨论与分析：1. SRAM的优点：相对于动态存储器，SRAM具有读写速度快、稳定性高和功耗低等优点。
这使得SRAM在高性能计算机、嵌入式系统和高速缓存等领域得到广泛应用。
2. SRAM的缺点：与之相对应的是，SRAM的成本较高。
由于SRAM采用了更复杂的电路结构，导致其制造成本较高。
这使得SRAM在大容量存储器领域的应用受到一定的限制。
3. SRAM的应用范围：由于SRAM的快速读写速度和稳定性，它在高性能计算领域得到了广泛应用。
同时，由于SRAM的低功耗特性，它也适用于移动设备、物联网和嵌入式系统等低功耗要求的场景。
计算机组成原理实验报告二 半导体存储器原理实验
半导体存储器原理实验一、实验目的：1、掌握静态存储器的工作特性及使用方法。
2、掌握半导体随机存储器如何存储和读取数据。
二、实验要求：按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。
三、实验方案及步骤：1、按实验连线图接线，检查正确与否，无误后接通电源。
2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。
3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。
4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。
四、实验结果与数据处理：（1）表2.1各控制端的状态（2）练习操作数据1：（AA）16 =（10101010）2写入操作过程：1)写地址操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为00000000即可。
②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，打开地址寄存器存数控制信号，即LDAR=1,关闭片选信号（CE），写命令信号（WE）任意，即CE=1,WE=0或1。
③应与T3脉冲配合可将总线上的数据作为地址输入AR地址寄存器中：按一下微动开关START即可。
④应关闭AR地址寄存器的存数控制信号：LDAR=0。
2）写内容操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为10101010。
②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，关闭地址寄存器存数控制信号，即LDAR=0，打开片选信号（CE）和写命令信号（WE），即CE=0,WE=1。
③应与T3脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下微动开关START即可。
静态存储器实验报告
静态存储器实验报告静态存储器实验报告引言静态存储器是计算机中重要的一部分，它用于存储和读取数据。
本实验旨在通过实际操作，深入了解静态存储器的原理和工作方式。
通过观察和分析实验结果，我们可以更好地理解计算机内存的工作原理，并且为日后的学习和研究打下基础。
实验目的本实验的主要目的是探究静态存储器的工作原理，并通过实际操作来验证理论知识。
具体的实验目标如下：1. 了解静态存储器的组成和结构；2. 掌握静态存储器的读写操作；3. 分析实验结果，深入理解静态存储器的工作原理。
实验器材与方法实验器材：1. 静态存储器芯片；2. 逻辑分析仪；3. 示波器；4. 电源供应器；5. 连接线等。
实验方法：1. 连接静态存储器芯片到逻辑分析仪和示波器上，确保信号传输的正确性；2. 使用逻辑分析仪和示波器监测存储器读写操作的时序信号；3. 进行一系列的读写操作，并记录实验数据；4. 分析实验结果，总结静态存储器的工作原理。
实验过程与结果在实验过程中，我们首先将静态存储器芯片正确连接到逻辑分析仪和示波器上，以确保信号传输的正确性。
然后，我们进行了一系列的读写操作，并使用逻辑分析仪和示波器监测了存储器读写操作的时序信号。
通过分析实验结果，我们观察到了以下几点：1. 静态存储器的读写操作是基于地址信号和数据信号的传输。
读操作时，通过给定地址信号，存储器将对应地址的数据输出；写操作时，通过给定地址信号和数据信号，存储器将对应地址的数据写入。
2. 存储器的读写操作需要一定的时间，这是由存储器芯片内部的电路结构和时序要求决定的。
我们通过示波器观察到了读写操作的时序信号，包括地址信号和数据信号的传输时间。
3. 存储器的读写操作是可靠的，我们进行了多次读写操作，并观察到了一致的实验结果。
讨论与分析通过本次实验，我们深入了解了静态存储器的工作原理和操作方法。
静态存储器是计算机内存的重要组成部分，它的性能和可靠性对计算机的整体性能有着重要影响。
北科大计组原理实验报告_静态随机存储器
北京科技大学计算机与通信工程学院实验报告实验名称：静态随机存储器学生姓名：专业：计算机科学与技术班级：学号：指导教师：实验成绩：实验地点：机电楼301实验时间：2015 年 6 月 1 日一、实验目的与实验要求1、实验目的（1）掌握微程序控制器的组成原理；（2）掌握微程序的编制、写入方法；（3）观察并掌握微程序的运行过程；（4）掌握静态随机存储器的基本结构；（5）掌握静态随机存储器RAM工作特性及数据的读写方法。
2、实验要求（1）验证性实验：微程序控制器实验（2）用QuartusⅡ软件编写一个静态随机存储器二、实验设备（环境）及要求实验箱，Window 8，QuartusⅡ软件三、实验内容与步骤1、实验1（1）实验原理微程序控制器的基本任务是完成当前指令的翻译和执行，即将当前指令的功能转换成可以控制的硬件逻辑部件工作的微命令序列，完成数据传送和各种处理操作。
它的执行方法就是将控制各部件动作的微命令的集合进行编码，即将微命令的集合仿照机器指令一样，用数字代码的形式表示，这种表示成为微命令。
这样就可以用一个由多条微指令组成的序列表示一条机器指令，这种微指令序列称为微程序。
微程序存储在一种专用的存储器中，成为控制存储器，微程序控制器原理框图如图3.25所示。
本实验所用的微程序控制器单元主要有编程部分和核心微控器组成，如图3.26所示。
本实验中的微指令字长共24位，控制位顺序如表3.8所示。
本实验安排了四条机器指令，分别为ADD（0000 0000）、IN（0010 0000）、OUT（0011 0000）和HLT（0101 0000），括号中为各指令的二进制代码，指令格式如表3.9所示，其中高4位为操作码。
实验中的4条机器指令由CON单元的二进制开关手动给出，其余单元的控制信号均由微程序控制器自动产生，为此可以设计出相应的数据通路图，见图3.27所示。
将全部微程序按微指令格式变成二进制微代码，可得到表3.10的二进制代码表。
静态随机存取存贮器实验
计算机组成原理实验报告
写数据：
1、传入数据的存储地址：
照连线图连接实验仪
使nWR = 1，nRD = 1，IN单元的nCS=0、nRD=0（即为禁止对存贮器读写），将IN单元中的地址数据输出
MAR单元的nMAROE = 0,允许MAR中锁存的地址数据输出到地址总线上；wMAR = 0，允许写MAR，按CON单元的STEP键一次，依次发出T1、T2、T3信号，在T3的下降沿，IN单元给出的地址数据锁存到MAR中。
2、写数据在存储地址上
禁止对存储器6116的读写（nWR = 1，nRD = 1）、MAR的写（wMAR = 1）；
IN单元的拨动开关给出8位数据，IN单元的nCS=0、nRD=0，允许IN单元
输出；
允许对6116写（M_nIO = 1，nRD = 1, nWR = 0）,按uSTEP键三次，在T2
的下降沿，数据写入存储器6116中。
3读取数据
通过in单元给出地址，并紧张in单元输出数据
使 M_nIO = 1，nRD = 0, nWR = 1
在T2、T3信号有效时，6116向数据总线输出数据
实验结果
分析。
基本运算器静态随机存储器实验报告
图1-1-2交叉开关桶形移位器原理图
运算器单元由以下部分构成：一片CPLD实现的ALU，四片74LS245构成的保护电路。ALU的输出通过三态门74LS245连到CPU内总线上，CPU内总线和数据总线已连通，数据总线指示灯和数据总线相连，用来显示数据总线的内容（实验系统中所有的LED显示灯均为正逻辑，亮为‘1’，灭为‘0’），ALU的数据输入以排针形式引出B7’…B0’，另外还有进位标志FC和零标志FZ指示灯。图1-1-1中有三部分不在CPLD中实现，而是在外围电路中实现，这三部分为图中的‘显示A’、‘显示B’和ALU的输出控制‘三态控制245’，请注意：实验箱上凡丝印标注有马蹄形标记‘ ’，表示这两根排针之间是连通的。图中除T2和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2都连接至MC单元的T1、T2，CLR都连接至CON单元的CLR按钮。T2由时序单元的TS2提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T2为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
结 论
（结 果）
根据实验步骤，一步一步操作，在DR1=65，DR2=A7的条件下，改变运算器的设置，使得运算器输出结果，并记录下来。
运算器显示结果和手算结果一直，说明整个实验非常成功。
小结
通过本次实验了解运算器的组成结构（即输入逻辑、输出逻辑、算术逻辑单元），掌握运算器的工作原理（主要是加法器）。知道运算器的输出跟数据总线相连，同时两个输入端通过两个锁存器也与数据总线相连。
基本运算器静态随机存储器实验报告
(4)用输入开关向暂存器A置数。
①拨动CON单元的SD27…SD20数据开关，形成二进制数01100101（或其它数值），数据显示亮为‘1’，灭为‘0’。
图1-1-2交叉开关桶形移位器原理图
运算器单元由以下部分构成：一片CPLD实现的ALU，四片74LS245构成的保护电路。ALU的输出通过三态门74LS245连到CPU内总线上，CPU内总线和数据总线已连通，数据总线指示灯和数据总线相连，用来显示数据总线的内容（实验系统中所有的LED显示灯均为正逻辑，亮为‘1’，灭为‘0’），ALU的数据输入以排针形式引出B7’…B0’，另外还有进位标志FC和零标志FZ指示灯。图1-1-1中有三部分不在CPLD中实现，而是在外围电路中实现，这三部分为图中的‘显示A’、‘显示B’和ALU的输出控制‘三态控制245’，请注意：实验箱上凡丝印标注有马蹄形标记‘ ’，表示这两根排针之间是连通的。图中除T2和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2都连接至MC单元的T1、T2，CLR都连接至CON单元的CLR按钮。T2由时序单元的TS2提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T2为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
②置LDA=1，LDB=0，按动时序单元的TS按钮，产生一个T2上沿，则将二进制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7…A0八位LED灯显示。
(5)用输入开关向暂存器B置数。
①拨动CON单元的SD27…SD20数据开关，形成二进制数（或其它数值）。
计算机网络体系结构实验报告-存储器实验
存储器实验报告一、实验箱实验部分1.实验目的：(1)理解随机静态存储的原理(2)熟悉实验箱的静态存储操作以及电路的搭建方式2.实验设备：TD-CMA实验箱3.实验过程(1)按照电路图连接好电路(2)进行实验操作：预备操作①时序与操作台单元的KK1、KK3置“运行”档，KK2置为“单步”档；②将CON单元的IOR开关置1（IN单元无输出，避免总线竞争），然后再打开电源开关，如果听到有长鸣的“嘀”声，说明总线竞争，需要立即关闭电源，检查连线；③按动CON单元CLR按钮，将运算器当前数据（例如：寄存器A、B及FC、FZ）清零；设置存储地址①关闭存储器读写数据信号：WR、RD;②设置数据送到存储器地址线：IOR置0;③IN单元D7…D0形成一个8位二进制数地址，设置地址输入控制信号LDAR，将选取一个指定的地址单元，按动ST产生T3脉冲，指定地址被放入地址寄存器（AR）中；向（从）指定的地址单元存（取）数据①存即写数据：IN单元D7…D0形成一个数据，设置数据写入控制信号IOR=1、WR=1、RD=0，按动ST产生T3脉冲，数据存入指定的存储单元中；②取即读数据：设置数据写入控制信号IOR=1、WR=0、RD=1，数据总线上的数据即为从指定的存储单元中取出的数据。
4.结果描述：(1)将8位数据存入指定的地址后，将WR置零，RD置1，可以看到数据显示。
(2)地址和数据的区别：地址和数据都为二进制数据，地址是了数据放置的位置，根据选择不同的地址可以看到存储在不同地址的不同数据。
(3)读写逻辑的转换过程：先选取地址，设定数据存入该地址，再选取地址读取数据、(4)位扩展和字扩展原理图如下：二、存储器仿真实验部分1.实验目的：(1) 理解存储器的功能。
(2) 掌握运用Proteus 软件设计ROM 和RAM 的方法。
(3) 基于Proteus 仿真工具掌握存储器与总线的连接及存储器地址空间映射的原理。
(4) 通过8 位字长的存储器电路，实现对ROM 和RAM 存储器的数据读写操作。
计算机组成原理 - 实验二存储器实验_
操作步骤
接线图中OO1、OO2、OOE1、OOE2是四个观察记数的 指示灯，其中OO1、OO2是写信号记数，OOE1、OOE2 是读信号记数。FULL及EMPTYy是满和空标志灯。
实验时，先拨动CLR开关使FIFO清空。然后给INPUT DEVICE单元中置一个数，按动START，此时将此数写入 到FIFO中，依次写四次后，FULL满标志置位。此时再也 写不进去，然后连续按动KK2-读信号，将顺序读出所存 的四个数，从总线显示灯检查结果是否与理论值一致。
C3=FIFOWR&O2&!O1; C4=FIFOWR&O2&O1; EMPTY=(OE==O)&!FLAGG; FULL=(OE==O)&FLAGG; END
25
26
3.LS273模块（ls273.abl）
MODULE LS273
"INPUT
CLK
PIN ;
I7,I6,I4,I3,I2,I1,I0 PIN ;
OE.CLK=FIFORD;
O.CLK=!FIFOWR;
24
OE.AR=!RST; O.AR=!RST; FLAGG.CLK=FIFOWR; FLAGG.AR=(!FIFORD)#(!RST); FLAGG:=1; WHEN OE==3 THEN OE:=0 ELSE OE:=OE+1; WHEN O==3 THEN O:=0 ELSE O:=O+1; C1=FIFOWR&!O2&!O1; C2=FIFOWR&!O2&O1;
7
三．实验内容
实验时将T3脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号 由“SWITCH UNIT”单元的二进制开关模拟，其中 SW-B为低电平有效，LDAR为高电平有效。
实验二存储器实验
实验二 存储器实验一、实验目的学会存储器的读写方法，了解控制信号的作用。
二、实验电路〈见附录 5 〉三、实验原理存储器实验电路由RAM(6116)，AR(74LS273 )等组成。
SW7～SW0为逻辑开关量，以产生地址和数据 : 寄存器 AR 输出 A7～AO 提供存储器地址，通过显示灯可以显示地址。
D7～D0 为总线 ， 通过显示灯可以显示数据。
当LDAR 为高电平、BUSSW→为低电平 ，T3 信号上升沿到来时， 开关 SW7～SW0 产生的地址信号送入地址寄存器 AR。
当 CE 为低电平、 WE 为高电平、BUSSW→为低电平，T3 上升沿到来时，开关SW7～SW0 产生的数据写入存储器由A7-A0确定的存储单元内。
当CE为低电平、WE为低电平、BUSSW→为高电平，T3上升沿到来时，存储器为读出数据 ，D7～D0显示由A7-A0所确定的地址中的数据。
实验中，除T3信号外，CE、WE、LDAR、BUSSW→为电位控制信号，因此通过对应逻辑开关来模拟控制信号的电平，而LDAR、WE控制信号受时序信号T3定时。
四、实验步骤实验前预置下列逻辑电平状态 :BUSALU→=1、 /PC→SW→=1、BUSBUS=1，BUS0=1、Rl→BUS=1，R2→BUS=1使总线处在空闲状态, TJ、DP对应R→的逻辑开关置成11状态(高电平输出)，时序发生器处于单拍输出状态，实验是在单步状态下进行的， 以便能清楚地看见每一步的运算过程。
将时钟脉冲f0-f3任选一个为“1”，其他三个均为“0”。
实验步骤按表2进行。
实验对表中的开关进行置1或置0，即对有关控制信号置l或置0。
表3中只列出了存储器实验步骤中的一部分，即对几个存储器单元进行了读写，对其它存储单元的操作与之相类似。
表中带↑的地方表示按一次单次脉冲P0。
注意：表中列出的总线显示 D7～DO及地址显示A7～A0，显示情况是:在写入RAM地址时，由 SW7～SW0开关量地址送至 D7～D0，总线显示SW7～SW0开关量，而A7～A0则显示上一个地址，在按P0后，地址才进入AR锁存器， 即在单次脉冲(T3)作用后， A7～A0 同D7～D0才显示一样。
实验二存储器实验
原 ①接通电源，用示波器接入方波信号源的输出插孔H24，调节电位器
理 W1，使H24端输出实验所期望的频率的方波。
实 ②将时序电路模块中的ф和H23排针相连。 验
③在时序电路模块中有两个二进制开关“STOP”和“STEP”，将
“STOP”开关置为“RUN”状态、“STEP”开关置为“EXEC”状
态时，按动微动开关START，则T3输出为连续的方波信号，此时调
节电位器W1，用示波器观察，使TS3端输出实验要求的脉冲信号。
当“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”
状态时，每按动一次微动开关START，则T3 输出一个单脉冲，其脉
冲宽度与连续方式相同。
④关闭电源。
7
计
算
四、实验步骤
机
组
成 ⑵ 按如下图所示，连接实验线路，仔细查线
理
实
控制信号
写地址
写内容
读内容
验
SW-B
LDAR
CE
WE
14
计
算
机
组 (2)向存储器的00H,01H,02H,03H,04H,05H,06H地址
成
单元分别写入数据
原 理
AAH,55H,33H,44H,66H,08H,F0H(十六进制).
实
验
15
计 算
六、思考题
机
组
成
原 ①存储器在写操作和读操作的过程中
理 实 验
6. 本实验中存储器能够存储的最大容量是多少？ PC、AR寄存器的位数是多少？存储器的每个
单元能存放的最大整数和最小整数是多少？
7. 存储器本身是怎样存取数据的？本实验中是 如何控制内存的读和写？
静态存储器-实验报告
静态存储器-实验报告引言静态存储器是计算机中的一种存储器件，广泛应用于微型计算机、工控系统、控制器等领域中。
与动态存储器不同，静态存储器是由一系列逻辑门电路组成的，不需要周期性地进行刷新操作。
本实验主要介绍静态存储器的基本原理以及应用，并通过实验验证静态存储器的功能。
一、实验目的1. 掌握静态存储器的组成原理和基本功能。
2. 熟悉静态存储器的应用场景和使用方法。
3. 通过实验验证静态存储器的功能和性能。
二、实验原理静态存储器是由许多逻辑门组成的，逻辑门分为三种类型：与门、或门、反相器。
其中与门和或门分别用于输入/输出数据的选择和判断，反相器用于数据存储和输出。
将这些逻辑门组合在一起，形成了静态存储器的核心电路结构，如图1所示。
图1 静态存储器电路结构图静态存储器的基本功能是将输入的二进制数据通过逻辑电路存储，以便随时读取。
当CPU需要访问某个存储单元中的数据时，静态存储器将该单元中的数据输出给CPU，完成读取操作。
另外，通过特定的电路设计，静态存储器还可以实现数据的随机访问和写入操作等功能。
三、实验设备2. 电路板3. 电源4. 信号源5. 示波器四、实验步骤1. 将静态存储器模块插入电路板中。
2. 将电路板与电源和信号源连接。
3. 将信号源输出线连接到静态存储器的输入端，将示波器接到静态存储器的输出端。
4. 设置信号源的输出并观察静态存储器的输出波形。
6. 将示波器的观察时间延长，并调整信号源的输出幅度和频率，观察静态存储器在不同输入信号下的工作状态。
五、实验结果分析通过实验可以看出，静态存储器能够很好地记录输入信号的历史，并在需要时将数据输出。
同时，静态存储器对于不同频率和幅度的输入信号均有良好的适应性。
这说明静态存储器具有很好的稳定性和可靠性，并且适用于多种实际应用场景。
六、实验结论通过本次实验，我们成功掌握了静态存储器的组成原理及基本功能，并通过实验验证了其良好的性能和应用效果。
静态存储器作为计算机存储器中的一种重要组成部分，在现代计算机系统中得到广泛使用，在各个领域都有着广泛的应用前景。
计算机组成原理实验二
一、实验目的：掌握半导体静态随机存储器RAM的特性和使用方法。
掌握地址和数据在计算机总线的传送关系。
了解运算器和存储器如何协同工作。
二、预习要求：预习半导体静态随机存储器6116的功能。
（补充：关于静态RAM的知识1. 静态RAM基本单元电路：存储其中用于寄存“0”和“1”代码的电路称为存储器的基本单元电路，是一个由6个MOS管组成的基本单元电路。
2.由于静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态不需再生。
但电源掉电时，原存信息丢失，故它属易失性半导体存储器。
3.RAM 芯片读周期时序，在整个读周期中WE始终未高电平。
）三、实验设备：EL-JY-II8型计算机组成原理实验系统一套，排线若干。
四、电路组成：电路图见图3-1，6116的管脚分配和功能见图3-2。
图3-1 存储器电路图3-2（a）6116管脚分配图3-2（b）6116功能图3-3五、工作原理：实验中的静态存储器由2片6116（2K×8）构成，其数据线D0~D15接到数据总线，地址线A0~A7由地址锁存器74LS273(集成于EP1K10内)给出。
黄色地址显示灯A7-A0与地址总线相连，显示地址总线的内容。
绿色数据显示灯与数据总线相连，显示数据总线的内容。
因地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10接地，所以其实际容量为28＝256字节。
6116有三个控制线，/CE（片选）、/R（读）、/W（写）。
其写时间与T3脉冲宽度一致。
六、实验内容：1．学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。
2．组成计算机数据通路，实现计算机的运算并存储功能。
（选做，只提供开关控制操作方式实验步骤，见附加实验）注：6116为静态随机存储器，如果掉电，所存的数据丢失！七、实验步骤Ⅰ、单片机键盘操作方式实验注：在进行单片机键盘控制实验时，必须把K4开关置于“OFF”状态，否则系统处于自锁状态，无法进行实验。
计算机组成原理存储器实验报告
系：计算机系专业：计算机科学与技术年级：2007级
姓名：学号：实验课程：计算机组成原理
实验室号：__实验设备号：1实验时间：2009年5月11日
指导教师签字：成绩：
实验二存储器实验
Байду номын сангаас1．实验目的和要求
1.掌握静态随机存储器RAM工作特性。
2.掌握静态随机存储器RAM的数据读写方法。
2．按图3-2连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）
图3-2存储器实验接线图
3．从右端口给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例）
4．从左端口依次读出第00、01、02、03、04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）
其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。
2．实验原理
实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。
静态随机存取存贮器实验
实验名称
静态随机存取存贮器实验
实验日期
2016/9/30
学生姓名
李白
学号
10000
班级
实验目的
了解静态随机存取存储器的工作原理；掌握读写存贮器的方法。
实验内容
通过对M_nI/O、nRD、nWR等开关的控制，逻辑上为片选信号，读信号，写信号
将IN单元输入的数据存储到选择存储器MEN相应的存储单元中，后又通过地址再从选择存储器MEN中读取写入的数据。
3读取数据
通过in单元给出地址，并紧张in单元输出数据
使M_nIO = 1，nRD = 0, nWR = 1
在T2、T3信号有效时，6116向数据总线输出数据
实验结果
分析
思考
1、存储数据时候，先写到MAR,再写入存储器。
2、在进行存储器实验的时候，不仅明确该存储器物理逻辑，更要看真实的引脚设计。比如61161选中CE不选中OE WE即为不选中6116。
电路图：
实验过程及
结果记录
写数据：
1、传入数据的存储地址：
照连线图连接实验仪
使nWR = 1，nRD = 1，IN单元的nCS=0、nRD=0（即为禁止对存贮器读写），将IN单元中的地址数据输出
MAR单元的nMAROE = 0,允许MAR中锁存的地址数据输出到地址总线上；wMAR = 0，允许写MAR，按CON单元的STEP键一次，依次发出T1、T2、T3信号，在T3的下降沿，IN单元给出的地址数据锁存到MAR中。
实验仪器及元件
STAR COP2018实验仪一套、PC机一台。
实验
原理及电
路图
实验原理：
静态随机存取存储器使用某种触发器来储存每一位内存信息，存储单元使用的触发器是由引线将4-6个晶体管连接而成，但无须刷新。
2021年静态随机存储器实验实验报告
**大学实验（实训）报告实验名称运算器、存储器所属课程计算机组成与结构所在系计算机科学与技术班级学号姓名指导老师实验日期试验静态存放器试验2.1. 试验目掌握静态存放器RAM工作特征及数据读写方法。
2.2. 试验内容给存放器00H、 01H、 02H、 03H、 04H 地址单元中分别写入数据 11H、 12H、 13H、14H、 15H, 再依次读出数据。
2.3. 试验设备TDN-CM++计算机组成原理教学试验系统一台, 排线若干。
2.4. 试验原理试验所用静态存放器由一片6116（2K×8bit）组成（位于MEM单元）, 如图2-1所表示。
6116有三个控制线: CS（片选线）、 OE（读线）、 WE（写线）, 其功效以下图, 当片选有效（CS=0）时, OE=0时进行读操作,WE=0时进行写操作, 本试验将CS常接地。
图2-1 SRAM 6116 引脚图因为存放器最终挂接到CPU上, 所以还需要一个读写控制逻辑, 使得CPU能控制MEM 读写, 试验中读写控制逻辑如图2-2所表示, 因为T3参与, 能够确保MEM写脉宽与T3一致, T3由时序单元TS3给出。
IOM用来选择是对 I/O还是对MEM进行读写操作, RD=1时为读, WR=1时为写。
试验原理如图2-3所表示, 存放器数据线接至数据总线, 数据总线上接有8个LED 灯显示D7…D0 内容。
地址线接至地址总线, 地址总线上接有8个LED 灯显示A7…A0内容, 地址由地址锁存器给出。
数据开关经一个三态门连至数据总线, 分时给出地址和数据。
地址寄存器为8位, 接入6116地址A7…A0, 6116高三位地址A10…A8接地, 所以其实际容量为256字节。
MRMW D7 —————D0D7 —————D0A7 —————A0OE CST3 IOMRD WE读写译码RD WR74LS27374LS245IN 单元AD7|||AD0LDARIOR IN_BA10 —A8————————————————————----—————6116图2-3 存放器试验原理图试验箱中全部单元时序都连接至时序与操作台单元, CLR 都连接至CON 单元CLR 按钮。
计算机原理实验二 静态随机存储器实验 操作步骤
2.1 静态随机存储器实验2.1.1 实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。
2.1.2 实验设备PC机一台，TD-CMA实验系统一套。
2.1.3 实验原理实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。
地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。
数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
RDWR图2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。
实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。
2.1.4 实验步骤(1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(2) 将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为‘单步’档（时序单元的介绍见附录二）。
(3) 将CON单元的IOR开关置为1（使IN单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
图2-1-4 实验接线图(4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1 静态随机存储器实验
2.1.1 实验目的
掌握静态随机存储器RAM工作特性及数据的读写方法。
2.1.2 实验设备
PC机一台，TD-CMA实验系统一套。
2.1.3 实验原理
实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。
地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。
数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
RD
WR
图2-1-3 存储器实验原理图
实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。
实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。
2.1.4 实验步骤
(1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(2) 将时序与操作台单元的开关KK1、KK3臵为运行档、开关KK2臵为‘单步’档（时序单元的介绍见附录二）。
(3) 将CON单元的IOR开关臵为1（使IN单元无输出），打开电源开关，如果听到有
‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
图2-1-4 实验接线图
(4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。
再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。
写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）：
WR = 0
RD = 0
IOM = 0
IOR = 0
LDAR = 0
WR = 0
RD = 0
IOM = 0
IOR = 0
LDAR = 1
T3=
WR = 0
RD = 0
IOM = 0
IOR = 0
LDAR = 0
WR = 1
RD = 0
IOM = 0
IOR = 0
LDAR = 0
T3=
图2-1-5 写存储器流程图
(5) 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。
读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）：
WR =
RD = 0
IOM = 0
IOR = 0
LDAR = 0
WR = 0
RD = 0
IOM = 0
IOR = 0
LDAR = 1
T3=
WR = 0
RD = 0
IOM = 0
IOR = 1
LDAR = 0
WR = 0
RD = 1
IOM = 0
IOR = 1
LDAR = 0
图2-1-6 读存储器流程图
如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录1），方法是：打开软件，选择联机软件的‚【实验】—【存储器实验】‛，打开存储器实验的数据通路图，如图2-1-7所示。
进行上面的手动操作，每按动一次ST按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST按钮，数据通路图才会有数据流动），或在软件中选择‚【调试】—【单周期】‛，其作用相当于将时序单元的状态开关臵为‘单步’档后按动了一次ST按钮，数据通路图也会反映当前存储器所做的操作，借助于数据通路图，仔细分析SRAM的读写过程。
图2-1-7 数据通路图。