实验二存储器实验
计算机组成原理存储器em实验
实验二存储器EM实验一、实验目的：了解模型机中程序存储器EM的工作原理及控制方法。
二、实验要求：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制号，实现程序存储器EM的读写操作。
三、实验原理：存储器EM由一片6116RAM构成，通过一片74HC245与数据总线相连。
存储器EM的地址可选择由PC或MAR提供。
存储器EM的数据输出直接接到指令总线IBUS，指令总线IBUS的数据还可以来自一片74HC245。
当ICOE为0时，这片74HC245输出中断指令B8。
EM原理图连接线表连接信号孔接入孔作用有效电平1 J2座J3座将K23-K16接入DBUS[7:0]2 IREN K6 IR, uPC写允许低电平有效3 PCOE K5 PC输出地址低电平有效4 MAROE K4 MAR输出地址低电平有效5 MAREN K3 MAR写允许低电平有效6 EMEN K2 存储器与数据总线相连低电平有效7 EMRD K1 存储器读允许低电平有效8 EMWR K0 存储器写允许低电平有效9 PCCK CLOCK PC工作脉冲上升沿打入10 MARCK CLOCK MAR工作脉冲上升沿打入11 EMCK CLOCK 写脉冲上升沿打入12 IRCK CLOCK IR, uPC工作脉冲上升沿打入四、实验内容：内容1：PC/MAR输出地址选择置控制信号为：K5 (PCOE ) K4(MAROE)地址总线红色地址输出指示灯0 1 PC输出地址PC地址输出指示灯亮1 0 MAR输出地址MAR地址输出指示灯亮1 1 地址总线浮空0 0 错误, PC及MAR同时输出PC及MAR地址输出指示灯亮以下存贮器EM实验均由MAR提供地址内容2：存储器EM写实验1将地址0写入MAR2将11H写入EM[0]3将地址1写入MAR4将22H写入EM[1]内容3：存储器EM读实验1将地址0写入MAR2读EM[0]的内容3将地址1写入MAR4读EM[1]的内容内容4：存储器打入IR指令寄存器/uPC实验1将地址0写入MAR2读EM[0],打入IR3将地址1写入MAR4读EM[1],打入IR操作步骤：1．PC/MAR输出地址选择按照连接表连接好线路，要选择PC,则将K5(PCOE)置为0,K4(MAROE)置为1，则可选择PC，此时PC地址输出指示灯亮(红色灯亮)，同理要选择MAR,则将K5(PCOE)置为1,K4(MAROE)置为0，则可选择MAR，此时MAR地址输出指示灯亮(红色灯亮)。
储存器实验
HUNAN UNIVERSITY实验报告题目：储存器实验学生姓名姚小涛学生学号20090820632专业班级通信六班指导老师刘峰完成日期2011年10月26日实验二储存器实验基本知识点1、随机储存器RAM的工作特性及使用方法。
2、RAM数据存储和读取的工作原理。
3、LPM存储类元件定制。
实验设备1、PC机一台2、自制数字系统试验箱3、Quartusll配套软件实验概述计算机的存储器是各种二进制信息的记忆装置。
计算机中的内存是计算机不可缺少的主要功能部件，用来存放计算机正在执行或将要执行的程序和数据信息。
预习报告1.Lpm-ram-io参数设置中的Lmp-numwords、Lpm-width、Lpm-widthad分别代表什么含义？如何设置？答：Lmp-numwords为存储单元的数目。
Lpm-width为数据宽度、Lpm-widthad地址总线宽度。
以上数据可在symbol properties中设置。
2.Lpm-ram-io参数设置中的lpm-file含义是什么？如何编写此类文件？答：Lpm-ram-io参数设置中的lpm-file含义是ram里面的数据。
File---new---memory initialization file（.mif）文件。
3.1024*8bit的RAM应有几根地址线？存储单元为4bit的RAM其存储容量为？答：这个RAM有10根地址线，存储单元为4bit的RAM其存储容量为4Kb（容量计算方法为地址的字*数据的位）4.如何将2片512*4bit的RAM构成容量为512*8bit的存储体？画出简单电路图？答：5.如何将2片512*4bit的RAM构成容量为1024*4bit的存储体？画出简单电路图？？答：6.地址寄存器的数据源一般是哪些器件？答：地址寄存器的数据源一般是存储器和I/O。
7.如何修改电路使其能连续独处存入连续地址单元中存放的数据？答：将程序文件exp_pc_ar.hdl第十八行中pc直接赋值给ar。
实验二RAM扩展实验[资料]
![实验二RAM扩展实验[资料]](https://img.taocdn.com/s3/m/712ec6c1185f312b3169a45177232f60ddcce718.png)
实验二RAM扩展实验（请在实验课前写好预习报告，预习报告日期必在做实验课之前，预习报告中应该出现跟实验1内容相关的原理，电路图（可简画），流程图（或是程序，有程序就必带注释））实验仪器：pc机，8086k微机原理实验箱实验目的：1.掌握存储器芯片的特性及与CPU的连接方法。
2.掌握访问连续存储空间的方法。
注意实验报告中3个内容每人都要做，1通过实验课前仿真实验完成，2,3是实验课时完成。
每个具体实验内容包括：写出电路图，连线，流程图，程序（必须在关键地方加上注释），实验结果，问题分析和每个实验内容中的思考题。
0实验内容：（1必须在实验课前通过仿真实验完成，电路为EX2_1.DSN,程序为EX2_1.ASM）1.利用62256(32K×8bit)的静态SRAM芯片进行扩展，要求扩展的存储器容量为64KB，且要求和8086CPU相连接。
扩展后，利用此扩展的存储体进行读写访问，将内存0000H:4000H 地址开始的位置至0000H:4063H位置处依次写上0-99。
实验连线：提示：应该有哪三类线？实验流程图参考实验程序：assume cs:codecode segmentstart:mov ax,0000h ;设置DS的段地址值为0mov ds,axmov bx,4000H ;利用BX存放存储单元的偏移地址，从200H开始mov al,0 ;AL中为要写到存储单元中的数据。
初始值为1mov ds:[bx],al ;将1写入内存0000H:4000H地址处mov cx,100 ;设置循环次数为100次l1:mov ds:[bx],al ;循环体目的将AL中的值填入存储器inc bx ;偏移地址指针下移一个字节inc al ;待填充到存储单元的数据也自增1loop l1 ;根据CX的次数执行上面的循环体int 3 ;断点中断，目的是为了观察内存结果，用实验箱做实验时，不用这步code endsend start提示：如果仿真过程中把内存窗口关掉，可以按图中所示选择调试菜单中：即可出现思考问题：1）通过EX2_1.DSN仿真运行结果观察两块62256芯片写入的内容各有什么特点？为什么会产生这样的结果？2）停止运行，观察EX2_1.DSN仿真图，U7：62256芯片的片选段CE由那两个信号进行或运算获得？这两个信号都为哪种电平时才能选中这块U7：62256芯片。
实验二存储器分配与回收
}
}
}
}
voidhuishou(intname){ //回收进程函数
num=0;
b=0;
jishu();
jishu1();
intc=-1;
for(intk=0;k <=b;k++){
if(free[k][0]==name){
c=k;
break;
}
}
if(c==-1)cout<<"要回收的作业不存在！" <<endl;
intidle[10][2]; //空闲区大小地址
intfree[10][3]; //已分配区域的名字地址大小
intnum=0,b=1,d,ch1,ch2;
void init(){
idle[0][0]=1;idle[0][1]=100;
free[0][0]=0;free[1][1]=0;free[1][2]=0;
idle[j+1][1]=temp;
}
}
}
}
voidzuijia(){ //最佳适应法
num=0;
jishu();
for(inti=0;i <num;i++){
for(intj=i;j<num-i-1;j++){
if(idle[j][1]>idle[j+1][1]){
inttemp=idle[j][0];
for(inti=0;i <9;i++)
if(idle[i][1]!=0)
num++;
}
void jishu1(){ //求作业数
实验二存储器的分配与回收算法实现
实验二存储器的分配与回收算法实现一、实验目的1.学习存储器的分配与回收算法；2.实现动态存储管理的相关算法。
二、实验原理在计算机系统中，存储器是一项重要的资源。
为了有效地利用存储器资源，需要设计合理的存储器管理算法来进行存储器的分配与回收。
常用的存储器管理算法有以下几种：1. 首次适应算法（First Fit）：分配内存时从链表的头部开始查找第一个满足要求的空闲内存单元。
2. 最佳适应算法（Best Fit）：分配内存时从整个链表中找到最小的满足要求的空闲内存单元。
3. 最坏适应算法（Worst Fit）：分配内存时从整个链表中找到最大的满足要求的空闲内存单元。
4. 循环首次适应算法（Next Fit）：分配内存时从上一次分配结束的位置开始查找第一个满足要求的空闲内存单元。
5. 最近最少使用策略（Least Recently Used, LRU）：当内存不足时，将最近最久未使用的页面置换出去。
6.先进先出策略（FIFO）：将最先进入缓冲区的页面置换出去。
三、实验步骤1.首先，我们需要定义一个数据结构来表示存储器块，该数据结构包含以下字段：-起始地址：表示该存储器块的起始地址；-大小：表示该存储器块的大小；-状态：表示该存储器块的使用状态（空闲/已分配）；-下一存储器块地址：指向链表中下一个存储器块的地址。
2.然后，创建一个链表来表示存储器块的集合，链表的每个节点表示一个存储器块。
3. 实现首次适应算法（First Fit）：-遍历链表，找到第一个大小大于等于所需内存的空闲存储器块；-将该存储器块标记为已分配，并更新链表中该存储器块的状态；-如果找不到满足要求的存储器块，则表示存储器不足，分配失败。
4. 实现最佳适应算法（Best Fit）：-遍历链表，找到大小最小的满足要求的空闲存储器块；-将该存储器块标记为已分配，并更新链表中该存储器块的状态；-如果找不到满足要求的存储器块，则表示存储器不足，分配失败。
存储器读写实验
实验三 ８２５５Ａ 并 行 口 实 验
一、实验目的 1、掌握8255A和微机接口方法。 2、掌握8255A的工作方式和编程原理。 二、实验原理 1、 如实验原理图，PC口8位接8个开关K1~ K8，PB口8位接8个发 光二极管，从PC口读入8位开关量送PB口显示。拨动K1~ K8，PB口 上接的8个发光二极管L1~ L8对应显示K1~ K8的状态。
实验七 Ａ／Ｄ转换实验
一、实验目的 1、 加深理解逐次逼近法模数转换器的特征和工作原理。 2、掌握ADC0809的接口方法以及A/D输入程序的设计和调试方法。 二、实验原理 1、本实验采用 ADC0809 做 A/D 转换实验。ADC0809 是一种8路模拟输入 、8位数字输出的逐次逼近法A/D器件，转换时间约100us，转换精度为 ±1/512，适用于多路数据采集系统。ADC0809片内有三态输出的数据锁 存器，故可以与8088微机总线直接接口。 图中ADC0809的CLK信号接CLK=2.385MHZ，基准电压Vref(+)接Vcc。一 般在实际应用系统中应该接精确+5V，以提高转换精度，ADC0809片选 信号0809CS和/IOW、/IOR经逻辑组合后，去控制ADC0809的ALE、 START、ENABLE信号。ADC0809的转换结束信号EOC未接， 如果以中 断方式实现数据采集，需将EOC信号线接至中断控制器8259Ａ的中断源 输入通道。本实验以延时方式等待A/D转换结束，ADC0809的通道号选 择线ADD－A、ADD－B、ADD－C 接系统数据线的低3位，因此 ADC0809的8个通道值地址分别为00H、01H、02H、03H、04H、05H 、 06H、07H。
实验二 I2C存储器实验
I2C存储器实验实验目的1、了解I2C总线的工作原理2、掌握I2C总线驱动程序的设计和调试方法3、掌握I2C总线存储器的读写方法实验仪器单片机开发板、稳压电源、计算机实验原理1、 I2C总线常识I2C总线采用一个双线式漏极开路接口，可在一根总线上支持多个器件和主控器。
所连接的器件只会把总线拉至低电平，而决不会将其驱动至高电平。
总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。
当总线空闲时，两条线路均为高电平。
在标准模式中，I2C 总线上的数据传输速率高达100kbit/s，而在快速模式中则高达400kbit/s。
I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别，并可被用作一个发送器或接收器（视其功能而定）。
除了发送器和接收器之外，在执行数据传输时，还可把器件视作主控器或受控器。
主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。
同时，任何被寻址的器件均被视作受控器。
CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM，内部含有128/256/512/1024/2048个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，CAT24WC01有一个8字节页写缓冲器，CAT24WC02/04/08/16有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作，有一个专门的写保护功能，并且器件能与400KHzI2C 总线兼容。
引脚名称和功能如图1所示。
图1 24系例I2C存储器引脚说明通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。
2、I2C总线协议（1）只有在总线空闲时才允许启动数据传送。
（2）在数据传送过程中，当时钟线为高电平时，数据线必须保持稳定状态，不允许有跳变。
时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。
计算机组成原理 - 实验二存储器实验_
操作步骤
接线图中OO1、OO2、OOE1、OOE2是四个观察记数的 指示灯，其中OO1、OO2是写信号记数，OOE1、OOE2 是读信号记数。FULL及EMPTYy是满和空标志灯。
实验时，先拨动CLR开关使FIFO清空。然后给INPUT DEVICE单元中置一个数，按动START，此时将此数写入 到FIFO中，依次写四次后，FULL满标志置位。此时再也 写不进去，然后连续按动KK2-读信号，将顺序读出所存 的四个数，从总线显示灯检查结果是否与理论值一致。
C3=FIFOWR&O2&!O1; C4=FIFOWR&O2&O1; EMPTY=(OE==O)&!FLAGG; FULL=(OE==O)&FLAGG; END
25
26
3.LS273模块（ls273.abl）
MODULE LS273
"INPUT
CLK
PIN ;
I7,I6,I4,I3,I2,I1,I0 PIN ;
OE.CLK=FIFORD;
O.CLK=!FIFOWR;
24
OE.AR=!RST; O.AR=!RST; FLAGG.CLK=FIFOWR; FLAGG.AR=(!FIFORD)#(!RST); FLAGG:=1; WHEN OE==3 THEN OE:=0 ELSE OE:=OE+1; WHEN O==3 THEN O:=0 ELSE O:=O+1; C1=FIFOWR&!O2&!O1; C2=FIFOWR&!O2&O1;
7
三．实验内容
实验时将T3脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号 由“SWITCH UNIT”单元的二进制开关模拟，其中 SW-B为低电平有效，LDAR为高电平有效。
存储器实验
实验二：存储器实验一：实验目的：1：掌握随机存储器RAM的工作特性及使用方法；2：掌握半导体存储器存储和读出数据的工作原理；3：了解半导体存储器电路的定时要求；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74244：收发器（双向的三态缓冲器）74161：4位二进制计数器（作为程序计数器PC）74273：8个D触发器（作为地址寄存器AR）7448：七段译码器（显示输入的数据）2:实验电路图（A）存储器RAM（B）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器,可以实现八位的输入。
(C) 数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan内部是一个二选一的多路复用器。
(D)存储器电路图3、波形仿真（A）地址计数器74161产生地址练习☆置数法产生地址：（0-300ns）eg:产生地址为03Heg:产生地址06H（B）地址的产生，所以采用边写边读的方法，从下图D[7..0]上的输出可以看出01H—05H都写入了01H—05H单元中。
☆LDAR在写数据的时候打开（使地址和数据同步加1），读的时候关闭；☆读数据的时候PC_BUS关闭；(C)存储器进行读/写操作，连读操作☆修改部分的电路图：分析：只需要把74161的LD 信号改为上图所示的控制信号,其他的控制不变，即数据和地址加1的情况有两种，一是当161LOAD有效时，二是当读信号时，但是要注意读数据的时候要把161LOAD关掉，以防加两次1.☆0-600ns:将07H写入第07H单元，并读出数据☆600ns-1.8us:将0EH写入第08H单元（省略了读数据的操作，若要写完读数据后立刻读数据可参看上面（B）的仿真），从外部送进数据09H,0AH,0BH作为地址（可以省去清零后再计数等不必要的步骤，提高效率），并通过161计数产生数据0DH,0CH,0BH,0DH写入09H单元，0CH写入0AH单元，0BH写入0B单元。
实验二存储器实验
实验二 存储器实验一、实验目的学会存储器的读写方法，了解控制信号的作用。
二、实验电路〈见附录 5 〉三、实验原理存储器实验电路由RAM(6116)，AR(74LS273 )等组成。
SW7～SW0为逻辑开关量，以产生地址和数据 : 寄存器 AR 输出 A7～AO 提供存储器地址，通过显示灯可以显示地址。
D7～D0 为总线 ， 通过显示灯可以显示数据。
当LDAR 为高电平、BUSSW→为低电平 ，T3 信号上升沿到来时， 开关 SW7～SW0 产生的地址信号送入地址寄存器 AR。
当 CE 为低电平、 WE 为高电平、BUSSW→为低电平，T3 上升沿到来时，开关SW7～SW0 产生的数据写入存储器由A7-A0确定的存储单元内。
当CE为低电平、WE为低电平、BUSSW→为高电平，T3上升沿到来时，存储器为读出数据 ，D7～D0显示由A7-A0所确定的地址中的数据。
实验中，除T3信号外，CE、WE、LDAR、BUSSW→为电位控制信号，因此通过对应逻辑开关来模拟控制信号的电平，而LDAR、WE控制信号受时序信号T3定时。
四、实验步骤实验前预置下列逻辑电平状态 :BUSALU→=1、 /PC→SW→=1、BUSBUS=1，BUS0=1、Rl→BUS=1，R2→BUS=1使总线处在空闲状态, TJ、DP对应R→的逻辑开关置成11状态(高电平输出)，时序发生器处于单拍输出状态，实验是在单步状态下进行的， 以便能清楚地看见每一步的运算过程。
将时钟脉冲f0-f3任选一个为“1”，其他三个均为“0”。
实验步骤按表2进行。
实验对表中的开关进行置1或置0，即对有关控制信号置l或置0。
表3中只列出了存储器实验步骤中的一部分，即对几个存储器单元进行了读写，对其它存储单元的操作与之相类似。
表中带↑的地方表示按一次单次脉冲P0。
注意：表中列出的总线显示 D7～DO及地址显示A7～A0，显示情况是:在写入RAM地址时，由 SW7～SW0开关量地址送至 D7～D0，总线显示SW7～SW0开关量，而A7～A0则显示上一个地址，在按P0后，地址才进入AR锁存器， 即在单次脉冲(T3)作用后， A7～A0 同D7～D0才显示一样。
实验二双端口存储器原理实验
实验二双端口存储器原理实验实验目的：1.了解双端口存储器的工作原理；2.了解双端口存储器的读写时序；3.掌握双端口存储器的控制方式。
实验器材：1.双端口RAM芯片；2.数字逻辑实验箱；3.示波器。
实验原理：双端口存储器是一种具有两个访问端口的存储器，其中一个端口用于读数据，另一个端口用于写数据。
两个端口可以同时进行读写操作，且可以独立操作，互不干扰。
双端口存储器广泛应用于多核处理器、高速路由器、交换机等领域，其性能优越，能提供更高的并行处理能力。
双端口存储器的读写时序如下：1.读操作时序：1)使能端CE1置低，选中读数据的端口；2)地址信号输入地址端口AD1；3)等待一段时间，取数据端口的读数据。
2.写操作时序：1)使能端CE2置低，选中写数据的端口；2)地址信号输入地址端口AD2；3)数据输入数据端口D；4)等待一段时间，完成写操作。
实验步骤：1.连接双端口RAM芯片到数字逻辑实验箱上，确保电路连接正确；2.连接示波器到仪表箱，用于监测信号波形；3.按照双端口存储器的读写时序，设置实验箱上的信号发生器；4.编写控制代码，控制实验箱上的信号发生器模拟读写操作；5.观察示波器上的波形，验证读写操作的正确性；6.分析实验结果，总结双端口存储器的工作原理和性能。
实验注意事项：1.操作实验箱时要小心谨慎，防止损坏实验箱和芯片；2.实验过程中需要观察示波器上的波形，确保信号发生器的设置正确；3.根据实验目的和步骤设定实验结果的收集和分析方式；4.实验后及时关闭实验箱和示波器，保持实验室整洁。
实验结果与分析：根据实验步骤设置好实验箱上的信号发生器，并编写相应的控制代码后，进行实验。
通过示波器监测到的信号波形可以验证读写操作的正确性。
实验结果的收集和分析主要包括以下内容：1.读操作时序的验证：通过示波器观察到CE1端信号在读操作开始时置低，地址信号AD1输入正确，数据端口读数据正确。
2.写操作时序的验证：通过示波器观察到CE2端信号在写操作开始时置低，地址信号AD2输入正确，数据端口D输入正确。
实验二主存储器空间的分配和回收
break;
}
else if(reqSize==p->size)//如果请求的分区的大小等于一个空闲分区的大小
{
Used *temp=new Used;
temp->usedArea =p;
temp->usedArea ->name =reqName;
temp->usedArea ->state =1;
if(q ->front!=NULL)
q ->front->next=q;
r1=usedHead;
r2=usedHead->next;
while(r2!=NULL&&r2->usedArea->address<temp->usedArea->address)
{r1=r2;r2=r2->next;}
r1->next=temp;
{r1=r2;r2=r2->next;}
r1->next=temp;
temp->next=r2;
break;
}
p=p->front;
}
——构建一个链表，实现内存分配。
5、源程序
#include<iostream>
#include<string>
using namespace std;
struct Block //空闲链结构体
struct Block *front; //后向指针
};
——构造一个空闲链
struct Used //已分配分区结构体
{
Block *usedArea;
实验二 湘潭大学存储器实验报告
储存器实验报告姓名：***学号：**********班级：软件二班实验时间：2014年10月29日实验软件：Quartus II 13.0(64bit) 实验系统：Microsoft windows XP实验设备：EP1CQ240C8 计算机CPU:A8-5550M一、FPGA中的ROM定制与读出实验实验目的：1.掌握FPGA中的ROM配置，作为只读存储器ROM的工作特性和配置方法。
2.用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中3.在初始化存储器编辑窗口编辑mif文件配置ROM4.验证FPGA中ROM的功能实验记录：编辑好初始化文件scinstmem.mif:调用Mega Wizard Plug-in Manager定制好rom模块，并用之前编辑好的scinstmem.mif导入这个rom中。
其中input a[4..0]为一个5bit的输入端口，负责指定ROM中的存储编号，clk时钟信号则负责控制该模块。
Output只有一个，就是32bit的指令输出。
实验结果：如图，我们将clk设定成时钟周期类型的，周期为25.0ns。
输入a设定是count计数类型的，周期为25.0ns。
a和instruction的数据都设定成16进制的，方便后面的观察。
可以看到，在第一个时钟上升沿到来之前，instruction为0，还没有开始工作。
之后的每一次时钟信号的上升沿到来的时候，instruction的内容跟着变化，为我之前预设的ROM中的数值。
仿真验证成功。
引脚分配：a[4] Input PIN_6 1 B1_N0 3.3-V LVTTL 24mAa[3] Input PIN_4 1 B1_N0 3.3-V LVTTL 24mAa[2] Input PIN_3 1 B1_N0 3.3-V LVTTL 24mAa[1] Input PIN_2 1 B1_N0 3.3-V LVTTL 24mAa[0] Input PIN_1 1 B1_N0 3.3-V LVTTL 24mAinstruction[30] Output P IN_167 3 B3_N0 3.3-V LVTTL 24mAinstruction[29] Output P IN_166 3 B3_N0 3.3-V LVTTL 24mAinstruction[28] Output P IN_165 3 B3_N0 3.3-V LVTTL 24mAinstruction[27] Output PIN_164 3 B3_N0 3.3-V LVTTL 24mAinstruction[26] Output PIN_163 3 B3_N0 3.3-V LVTTL 24mAinstruction[25] Output PIN_162 3 B3_N0 3.3-V LVTTL 24mAinstruction[24] Output P IN_161 3 B3_N0 3.3-V LVTTL 24mAinstruction[23] Output P IN_160 3 B3_N0 3.3-V LVTTL 24mAinstruction[22] Output P IN_159 3 B3_N0 3.3-V LVTTL 24mAinstruction[21] Output P IN_158 3 B3_N0 3.3-V LVTTL 24mAinstruction[20] Output PIN_141 3 B3_N2 3.3-V LVTTL 24mAinstruction[19] Output P IN_140 3 B3_N2 3.3-V LVTTL 24mAinstruction[18] Output P IN_139 3 B3_N2 3.3-V LVTTL 24mAinstruction[17] Output PIN_138 3 B3_N2 3.3-V LVTTL 24mAinstruction[16] Output P IN_137 3 B3_N2 3.3-V LVTTL 24mAinstruction[15] Output P IN_136 3 B3_N2 3.3-V LVTTL 24mAinstruction[14] Output P IN_135 3 B3_N2 3.3-V LVTTL 24mAinstruction[13] Output P IN_134 3 B3_N2 3.3-V LVTTL 24mAinstruction[12] Output P IN_133 3 B3_N2 3.3-V LVTTL 24mAinstruction[11] Output P IN_132 3 B3_N2 3.3-V LVTTL 24mAinstruction[10] Output P IN_128 3 B3_N2 3.3-V LVTTL 24mAinstruction[9] Output PIN_41 1 B1_N2 3.3-V LVTTL 24mAinstruction[8] Output PIN_21 1 B1_N0 3.3-V LVTTL 24mAinstruction[7] Output PIN_20 1 B1_N0 3.3-V LVTTL 24mAinstruction[6] Output PIN_19 1 B1_N0 3.3-V LVTTL 24mAinstruction[5] Output PIN_18 1 B1_N0 3.3-V LVTTL 24mAinstruction[4] Output PIN_17 1 B1_N0 3.3-V LVTTL 24mAinstruction[3] Output PIN_16 1 B1_N0 3.3-V LVTTL 24mAinstruction[2] Output PIN_15 1 B1_N0 3.3-V LVTTL 24mAinstruction[1] Output PIN_14 1 B1_N0 3.3-V LVTTL 24mAinstruction[0] Output PIN_13 1 B1_N0 3.3-V LVTTL 24mAclk Input PIN_169 3 B3_N0 3.3-V LVTTL 24mA然后下载到实验箱进行操作：从1、2按键输入a[4..0]五位地址，按键8控制clk时钟信号。
实验二 存储器原理实验实验指导书
实验二存储器工作原理实验一.实验目的1.掌握随机存储器RAM的工作特性；2.掌握RAM数据的读写方法；3.掌握寄存器堆的工作原理；4.掌握数据通路建立过程中各控制信号的时序关系；5.掌握寄存器和存储器之间的数据传输过程。
二.实验设备1. DE2-70开发板，下载线缆2．QuartusII IDE3.实验提供的文件见表1表1 源文件清单三.实验电路图实验电路图如图1所示。
图1 存储器原理实验电路图四.实验内容1.认真阅读本实验提供的11个Verilog HDL源文件，明确下列各部件的输入和输出之间的逻辑关系；分析工程中所有输入和输出信号的功能及其在DE2-70开发板上的资源使用情况。
完成实验预习与分析要求1的内容。
（1）三态门（2）寄存器（3）寄存器堆（4）运算器（5）存储器（6）多路数据选择器（7）七段数码模块2.深入理解数据通路图，完成以下各种数据传输。
（1）将寄存器初始化为常数即R[i] <= #data，（i=1~15），完成表2操作。
(2)将寄存器的内容存入存储单元中即M[x] <=R[i] （i=0～15），完成表3操作。
(3) 将存储器的内容存入寄存器中即R[i] <= M[x] （i=1～15），完成表4操作。
（4）实现寄存器之间的数据传输（选作1）即R[i] <=R[j]，（i=1~15，j=0～15，且i≠j），完成表5操作。
(5) 将两个寄存器进行运算后再存入寄存器（选作2）即R[s] <=R[i] OP R[j]，（s=1~15，i,j=0～15），完成表6操作。
五.实验预习与分析要求1．分析电路图，仔细阅读各模块Verilog 代码，明确各主要功能模块的功能，理解数据传送通路。
仿照图2画出实验电路框图。
请严格遵循下边的绘图要求。
oLEDG[7..0](SW[1])RFWR (高有效)(KEY0)REGW_SEL[1..0](SW[6..5])(KEY1)……图2 存储器原理实验框图示例（1）使用A3纸，横版画出（手画）。
实验二存储器实验
计算机组成原理实验报告实验名称：静态随机存储器实验实验类型：验证型实验环境：TD-CMA系统、实验箱指导教师：顾娅军专业班级：信安1505班姓名：学号：实验地点：东6E501实验日期：2017年4月25日成绩：__________________________一、实验目的掌握静态随机存储器RAM工作特性及数据的读写方法二、实验过程（1）关闭实验系统电源，按图2-1-4所示连接实验电路，并检查无误（2）将时序与操作台单元的开关 KK1、KK3置为运行档、开关 KK2置为‘单步’档（3）将 CON单元的 IOR开关置为 1（使 I N单元无输出），打开电源开关，如果听到有“嘀”报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
（4）给存储器的 00H、01H、02H、03H、04H地址单元中分别写入数据 11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图 2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动 ST产生 T3脉冲，即将地址打入到AR中。
再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动 ST产生T3脉冲，即将数据打入到存储器中。
写存储器的流程如图 2-1-5所示（以向 00地址单元写入11H为例）（5）依次读出第 00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭 IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。
实验二 存储器扩展实验
信息工程学院实验报告
1、熟悉掌握对RAM 的操作。
2、学习汇编程序的编写。
3、熟悉ZY15MicInt12BB 微机原理及接口试验箱使用方法。
实 验 环 境:
Windows 7 湖北众友
实 验 内 容 及 过 程: 1、首先在ZY15MicInt12BB 微机原理及接口实验箱中按实验要求连接好电路，再将试验箱与PC 机连接。
接线如图T2-1所示：
图T2-1
2、打开试验箱电源，带液晶模块稳定显示“NOW COM IS STANDBY ”后，再打开湖北众友软件，选择端口号。
如图T2-2所示：
图T2-2
3、打开实验文件，在湖北众友上，然后在“编译”菜单下选择“编译、连接、装载”，若一切无误，系统将提示装载成功。
如图4。
最后再点击连续运行，就能在实验箱上看
到结果了。
如图T2-3和图T2-4所示：
图T2-3
图T2-4
实验结果及分析：
装载、编译、链接文件，运行程序，在实验箱的液晶上会根据编写的程序内容显示字母A到字母Z，具体如图T2-5所示：
图T2-5。
计算机原理实验二ROM存储器与RAM存储器实验报告
计算机原理与设计实验报告实验二存储器实验姓名： XXX学号： 28班级： 13级软件工程2班实验日期： 2014年 10 月29 日中ROM定制与读出实验一．实验目的1、掌握FPGA中ROM的设置,作为只读存储器ROM的工作特性和配置方法;2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于ROM中；3、在初始化存储器编辑窗口编辑mif文件配置ROM；4、验证FPGA中ROM的功能;二．实验原理ALTERA的FPGA中有许多可调用的模块库,可构成如rom、ram、fifo等存储器结构;CPU中的重要部件,如RAM、ROM可直接调用他们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,ROM是其中的一种;ROM有5组信号：地址信号address 、数据信号q 、时钟信号inclock、outclock、允许信号memenable,其参数都是可以设定的;由于ROM是只读存储器,所以它的数据口是单向的输出端口,ROM中的数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的;图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction31..0——lpm_ROM的32位数据输出端；a4..0——lpm_ROM的5位读出地址;实验中主要应掌握以下三方面的内容：1ROM的参数设置；2ROM中数据的写入,即FILE初始化文件的编写；3ROM的实际应用,在GW48_CP+实验台上的调试方法;三．实验步骤1新建工程;工程名是;2用初始化存储器编辑窗口编辑ROM配置文件文件名.mif;这里预先给出后面将要用到的指令存储器初始化文件：;如下图,中的数据是机器指令代码;中的数据3模块设计;用图形编辑,使用工具Mega Wizard Plug-In Manager,定制指令存储器rom宏功能块;设置地址总线宽度address和数据总线宽度q,分别为5位和32位,并添加输入输出引脚,如图设置和连接;ROM的结构图在设置rom数据参数选择项file的对应窗口中下图,用键盘输入ROM配置文件的路径,然后设置在系统ROM/RAM读写允许,以便能对FPGA中的ROM在系统读写;设置在系统ROM/RAM读写允许4全程编译;5画波形文件并进行功能仿真;波形如上图;6引脚锁定;引脚分配如下表：Node Name Locationclk PIN_240a4 PIN_6a3 PIN_4a2 PIN_3a1 PIN_2a0 PIN_1instruction31 PIN_168instruction30 PIN_167instruction29 PIN_166instruction28 PIN_165instruction27 PIN_164instruction26 PIN_163instruction25 PIN_162instruction24 PIN_161instruction23 PIN_160instruction22 PIN_159instruction21 PIN_158instruction20 PIN_141instruction19 PIN_140instruction18 PIN_139instruction17 PIN_138instruction16 PIN_137instruction15 PIN_136instruction14 PIN_135instruction13 PIN_134instruction12 PIN_133instruction11 PIN_132instruction10 PIN_128instruction9 PIN_41instruction8 PIN_21instruction7 PIN_20instruction6 PIN_19instruction5 PIN_18instruction4 PIN_17instruction3 PIN_16instruction2 PIN_15instruction1 PIN_14instruction0 PIN_137全程编译;8编程下载;下载SOF文件至FPGA,改变ROM的地址a4..0,外加读脉冲,通过实验台上的数码管比较读出的数据是否与初始化数据中的数据一致;注,工程名是,下载示例文件至实验台上的FPGA,选择实验电路模式仍为,32位数据输出由数码8至数码1显示,5位地址由键2、键1输入,键1负责低4位,地址锁存时钟CLK由键8控制,每一次上升沿,将地址锁入,数码管8/7/6/5/4/3/2/1将显示ROM中输出的数据;发光管8至1显示输入的5位地址值;9在系统读写;打开QuartusII的在系统存储模块读写工具In-system Momery_Content Editor,了解FPGA中ROM中的数据,并对其进行在系统写操作下图;在系统存储模块读写10实验数据记录实验数据如下表：a 2 4 5 7 17instruction AC82000 8C890000 8000017 2．FPGA中RAM读写实验一．实验目的1、了解FPGA中RAM模块ram的功能2、掌握ram的参数设置和使用方法3、掌握ram作为随机存储器RAM的工作特性和读写方法;二．实验原理在FPGA中利用嵌入式阵列块EAB可以构成存储器,ram的结构如下图;从DATAIN7..0输入的低8位数据由进行零扩展为32位输入数据后,送入ram的左边data31..0输入,从右边out31..0输出,wren——为读/写控制信号端;数据的写入：当输入数据和地址准备好以后,clk是地址锁存时钟,当信号上升沿到来时,地址被锁存,数据写入存储单元;数据的读出：从address4..0输入存储单元地址,在clk信号上升沿到来时,该单元数据从out31..0输出;wren——读/写控制端,低电平时进行读操作,高电平时进行写操作；clk——读/写时钟脉冲；DATAIN7..0 ——低8位数据输入端；data31..0——RAM的32位数据输入端；address4..0——RAM的读出和写入地址；out31..0——RAM的32位数据输出端;lpm_ram_dp实验电路图三．实验步骤1RAM定制与ROM基本相同,实验步骤也类似;按图输入电路图,同样使用工具Mega Wizard Plug-In Manager;设置地址总线宽度address和数据总线宽度q,分别为5位和32位,并进行编译、仿真、引脚锁定、FPGA配置;2注意,RAM也能加入初始化文件数据存储器的初始化文件,注意此文件加入的路径表达和文件表达下图：,后缀mif要小写；同时择在系统读写RAM功能,RAM的ID名取为：ram2;RAM加入初始化文件和选择在系统读写RAM功能3波形仿真波形仿真结果如下：4引脚分配引脚分配图下表：5通过键1、键2输入RAM的低8位数据选择实验电路模式1,键3、键4输入存储器的5位地址;键8控制读/写允许,低电平时读允许,高电平时写允许；键7CLK0产生读/写时钟脉冲,即生成写地址锁存脉冲,对ram进行写/读操作;注,工程名是,下载至实验台上的FPGA,选择实验电路模式为,按以上方式首先进行验证实验;首先控制读出初始化数据,与载入的初始化文件中的数据进行比较,然后控制写入一些数据,再读出比较;使用在系统读写RAM的工具对其中的数据进行读写操作下图,设置成连续读模式,将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看;使用在系统读写工具对RAM中的数据进行读写操作6实验数据wren 1 0 1 0 1 0address 1 1 3 4 4 3DATAIN 12 12 24 24 23 23out 0050 1212 2424 0000 2323 24243．实验心得这次实验我掌握ROM与RAM存储器的设置,作为只读存储器ROM和随机存取存储器RAM的工作特性和配置方法;对存储器的工作原理和解后也有了进一步的认识,为以后的学习和试验打下了坚实的基础;。
计算机组成原理存储器实验报告
系：计算机系专业：计算机科学与技术年级：2007级
姓名：学号：实验课程：计算机组成原理
实验室号：__实验设备号：1实验时间：2009年5月11日
指导教师签字：成绩：
实验二存储器实验
Байду номын сангаас1．实验目的和要求
1.掌握静态随机存储器RAM工作特性。
2.掌握静态随机存储器RAM的数据读写方法。
2．按图3-2连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）
图3-2存储器实验接线图
3．从右端口给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例）
4．从左端口依次读出第00、01、02、03、04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）
其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。
2．实验原理
实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。
实验二 双端口存储器原理实验
实验二双端口存储器原理实验一、实验目的（1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。
（2）了解半导体存储器怎样存储和读出数据。
（3）了解双端口存储器怎样并行读写，产生冲突的情况如何。
二、实验电路图7 双端口存储器实验电路图图7示出了双端口存储器的实验电路图。
这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。
左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。
一片GAL22V10(U37)作为左端口的地址寄存器（AR１），内部具有地址递增的功能。
两片４位的74HC298(U28、U27)作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。
使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS 切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。
写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上。
指令总线INS的指令代码输出到指令寄存器IR(U20)，这是一片74HC374。
存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。
CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。
CEL#为左端口选择引脚，低有效。
当CEL# =1时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。
当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。
当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。
CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理实验报告
实验名称：静态随机存储器实验
实验类型：验证型
实验环境：TD-CMA系统、实验箱
指导教师：顾娅军
专业班级：信安1505班
姓名：
学号：实验地点：东6E501
实验日期：2017年4月25日
成绩：__________________________
一、实验目的
掌握静态随机存储器RAM工作特性及数据的读写方法
二、实验过程
（1）关闭实验系统电源，按图2-1-4所示连接实验电路，并检查无误
（2）将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为‘单步’档
（3）将CON单元的IOR开关置为1（使I N单元无输出），打开电源开关，如果听到有“嘀”报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
（4）给存储器的 00H、01H、02H、03H、04H地址单元中分别写入数据 11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图 2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动 ST产生 T3脉冲，即将地址打入到AR中。
再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动 ST产生T3脉冲，即将数据打入到存储器中。
写存储器的流程如图 2-1-5所示（以向 00地址单元写入11H为例）
（5）依次读出第 00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭 IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。
读存储器的流程如图 2-1-6所示（以从 00地址单元读出 11H为例）：
图2-1-7 数据通路图
三、实验结果
以给地址为15H（00010101）的单元写入42H（01000010）为例，从二进制地址单元输入00010101后，产生脉冲将地址打入AR中，对应的代表地址的指示灯亮，地址输入成功；从二进制地址单元输入要写入的数据01000010，数据开关输出要写入的数据，打开输入三态门，存储器处于写状态，按动 ST产生T3脉冲，即将数据打入到存储器中，对应的指示灯亮，数据写入成功。
四、讨论与分析
（1）思考题
由两片 6116（2K*8）怎样扩展成（2K*16）或（4K*8）的存储器？怎样连线？（2）小结
①实验过程中经常会将两头的线插错位或插反，导致实验结果有误。
实验过程中应该仔细认真的接线并进行检查，才能保证出错率最低。
②在读出数据完成时，应先关闭RD按钮再关闭IOR按钮，否则会出现“嘀”报警声。
③将CON单元的IOR开关置为1后，再打开电源开关，如出现“嘀”报警声，
应立即关闭电源，重新检查连线，直到错误排除。
④通过将数据再从存储器中读出，发现数据与先前输入存储器中的数据一致，对应存储区地址00H、01H、02H、03H、04H 单元分别为数据11H12H、13H、14H、15H，故表明正确输入和读出操作无误。
五、实验者自评
在本次实验中，因为对实验箱以及静态存储机制熟悉度不够，因而操作效率较低，出现的错误也比较多，极其考验按操作者的细心和耐心程度，但最终实验成功，例如：因为连线错误而产生报警声时需要分析并仔细检查出错误的连线处。
通过本次实验，我对RAM静态存储机制有了更深更形象的了解，也有利于加深对理论知识的理解。
六、附录：关键代码
无。