集成电路设计PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
包括的层次： PolyG, CO, M1,PP
22.09.2020
大连理工大学 集成电路课程设计
9
余隽, 8470 6184 ，
Layer palette CO (30) Add rectangle 边长0.16
22.09.2020
大连理工大学 集成电路课程设计
10
M1比Cont大0.05
Eldo/Ezwave — Simulate design and the associated waveform viewing applications.
IC Station — Layout IC.
Calibre — Verify design including DRC, LVS and PEX.
集成电路课程设计
Tel: 84706184 Dalian University of technology
余隽, 8470 6184 ，
回顾：IC全定制设计步骤
1. Create schematic 2. Create Symbol 3. Create a Testbench Schematic 4. Set Up and run Simulation 5. Viewing Waveforms 6. Create Layout 7. DRC 8. LVS 9. PEX
根据drc文件及本次设计的要求，我们用到的工艺层如下：
层名 NWELL
OD POLYG
PP NP CO M1 VIA1 M2 MET1TEXT
层号 3 6 17 25 26 30 31 51 32
131
说明 N阱 薄氧，掺杂区 多晶硅 P+ 注入 N+ 注入 接触孔 第1层金属 1，2层金属的过孔 第2层金属 金属1的端口标识
常见错误：距离过小。将在layout图中高亮显示。 修改：
移动边缘：注意layout窗口下方
Mouse: L : full selection 按键 F4 后 Mouse: L : partial selection 做标尺后移动边缘. 再按F4回到full selection. 修改后存盘再做DRC。同意overwrite。 通过DRC后，关闭视图。
NP层：左键选中，快捷键q，改Layer 完成后保存。可做DRC检查。
22.09.2020
大连理工大学 集成电路课程设计
16
余隽, 8470 6184 ，
3， Pdiff_M1
包括的层次： PP, OD, CO, M1
新建Pdiff_M1单元的layout视图.
作图规则如下：
CO: 0.16
22.09.2020
大连理工大学 集成电路课程设计
5
余隽, 8470 6184 ，
倒相器版图设计
版图的层次
oxide
22.09.2020
cont
via cont
via cont
大连理工大学 集成电路课程设计
met2 met1
poly ndiff pdiff
nwell
6
余隽, 8470 6184 ，
与Pdiff_M1类似，将PP改为NP
22.09.2020
大连理工大学 集成电路课程设计
19
余隽, 8470 6184 ，
5， nmos
沟道长：0.13um; 宽：0.15um
完成后，save，DRC
0.18
22.09.2020
0.13 0.2 0.18
0.15 0.18 0.2
22.09.2020
大连理工大学 集成电路课程设计
15
余隽, 8470 6184 ，
2， Poly_M1_NP 包括的层次：
PolyG, CO, M1,PP
Copy Poly_M1_PP Pasterename Poly_M1_NP 打开Poly_M1_NP的layout，将外面的PP层改为
12
余隽, 8470 6184 ，
22.09.2020
大连理工大学 集成电路课程设计
13
余隽, 8470 6184 ，
自动弹出calibre-DRC RCE（看结果的窗口） 双击一个错误，查看和分析错误原因。 面积错误在本例中忽略。
22.09.2020
大连理工大学 集成电路课程设计
14
余隽, 8470 6184 ，
M1:CO+ 0.05
OD:Cຫໍສະໝຸດ Baidu+ 0.07
PP:OD+ 0.07
22.09.2020
大连理工大学 集成电路课程设计
17
余隽, 8470 6184 ，
修改某层的图案或颜色
22.09.2020
大连理工大学 集成电路课程设计
18
余隽, 8470 6184 ，
4， Ndiff_M1
包括的层次： NP, OD, CO, M1
22.09.2020
大连理工大学 集成电路课程设计
7
余隽, 8470 6184 ，
1, Poly_M1_PP(命名可用下划线)
New group parts Poly_M1_PP
22.09.2020
大连理工大学 集成电路课程设计
8
余隽, 8470 6184 ，
setup grid 0.005 调整工作区大小到能看见格点 放大：滚轮上滚，或 Ctrl-z 缩小：滚轮下滚，或 Shift-z
22.09.2020
大连理工大学 集成电路课程设计
2
余隽, 8470 6184 ，
使用的Mentor软件IC Flow
ICstudio—organize and maintain project data.
Design Architect-IC — Capture schematics, setup and control simulation.
余隽, 8470 6184 ，
Poly比cont大0.07
PP比Poly大0.2 (保证poly掺杂，电阻小)
22.09.2020
大连理工大学 集成电路课程设计
11
余隽, 8470 6184 ，
Save Toolscalibrerun drc
22.09.2020
大连理工大学 集成电路课程设计
22.09.2020
大连理工大学 集成电路课程设计
3
余隽, 8470 6184 ，
全定制设计倒相器版图
目的：充分理解版图设计的规则（DRC， LVS），熟练运用mentor的icstudio软件 和calibre软件进行版图设计与验证。
22.09.2020
大连理工大学 集成电路课程设计
4
余隽, 8470 6184 ，
22.09.2020
大连理工大学 集成电路课程设计
9
余隽, 8470 6184 ，
Layer palette CO (30) Add rectangle 边长0.16
22.09.2020
大连理工大学 集成电路课程设计
10
M1比Cont大0.05
Eldo/Ezwave — Simulate design and the associated waveform viewing applications.
IC Station — Layout IC.
Calibre — Verify design including DRC, LVS and PEX.
集成电路课程设计
Tel: 84706184 Dalian University of technology
余隽, 8470 6184 ，
回顾：IC全定制设计步骤
1. Create schematic 2. Create Symbol 3. Create a Testbench Schematic 4. Set Up and run Simulation 5. Viewing Waveforms 6. Create Layout 7. DRC 8. LVS 9. PEX
根据drc文件及本次设计的要求，我们用到的工艺层如下：
层名 NWELL
OD POLYG
PP NP CO M1 VIA1 M2 MET1TEXT
层号 3 6 17 25 26 30 31 51 32
131
说明 N阱 薄氧，掺杂区 多晶硅 P+ 注入 N+ 注入 接触孔 第1层金属 1，2层金属的过孔 第2层金属 金属1的端口标识
常见错误：距离过小。将在layout图中高亮显示。 修改：
移动边缘：注意layout窗口下方
Mouse: L : full selection 按键 F4 后 Mouse: L : partial selection 做标尺后移动边缘. 再按F4回到full selection. 修改后存盘再做DRC。同意overwrite。 通过DRC后，关闭视图。
NP层：左键选中，快捷键q，改Layer 完成后保存。可做DRC检查。
22.09.2020
大连理工大学 集成电路课程设计
16
余隽, 8470 6184 ，
3， Pdiff_M1
包括的层次： PP, OD, CO, M1
新建Pdiff_M1单元的layout视图.
作图规则如下：
CO: 0.16
22.09.2020
大连理工大学 集成电路课程设计
5
余隽, 8470 6184 ，
倒相器版图设计
版图的层次
oxide
22.09.2020
cont
via cont
via cont
大连理工大学 集成电路课程设计
met2 met1
poly ndiff pdiff
nwell
6
余隽, 8470 6184 ，
与Pdiff_M1类似，将PP改为NP
22.09.2020
大连理工大学 集成电路课程设计
19
余隽, 8470 6184 ，
5， nmos
沟道长：0.13um; 宽：0.15um
完成后，save，DRC
0.18
22.09.2020
0.13 0.2 0.18
0.15 0.18 0.2
22.09.2020
大连理工大学 集成电路课程设计
15
余隽, 8470 6184 ，
2， Poly_M1_NP 包括的层次：
PolyG, CO, M1,PP
Copy Poly_M1_PP Pasterename Poly_M1_NP 打开Poly_M1_NP的layout，将外面的PP层改为
12
余隽, 8470 6184 ，
22.09.2020
大连理工大学 集成电路课程设计
13
余隽, 8470 6184 ，
自动弹出calibre-DRC RCE（看结果的窗口） 双击一个错误，查看和分析错误原因。 面积错误在本例中忽略。
22.09.2020
大连理工大学 集成电路课程设计
14
余隽, 8470 6184 ，
M1:CO+ 0.05
OD:Cຫໍສະໝຸດ Baidu+ 0.07
PP:OD+ 0.07
22.09.2020
大连理工大学 集成电路课程设计
17
余隽, 8470 6184 ，
修改某层的图案或颜色
22.09.2020
大连理工大学 集成电路课程设计
18
余隽, 8470 6184 ，
4， Ndiff_M1
包括的层次： NP, OD, CO, M1
22.09.2020
大连理工大学 集成电路课程设计
7
余隽, 8470 6184 ，
1, Poly_M1_PP(命名可用下划线)
New group parts Poly_M1_PP
22.09.2020
大连理工大学 集成电路课程设计
8
余隽, 8470 6184 ，
setup grid 0.005 调整工作区大小到能看见格点 放大：滚轮上滚，或 Ctrl-z 缩小：滚轮下滚，或 Shift-z
22.09.2020
大连理工大学 集成电路课程设计
2
余隽, 8470 6184 ，
使用的Mentor软件IC Flow
ICstudio—organize and maintain project data.
Design Architect-IC — Capture schematics, setup and control simulation.
余隽, 8470 6184 ，
Poly比cont大0.07
PP比Poly大0.2 (保证poly掺杂，电阻小)
22.09.2020
大连理工大学 集成电路课程设计
11
余隽, 8470 6184 ，
Save Toolscalibrerun drc
22.09.2020
大连理工大学 集成电路课程设计
22.09.2020
大连理工大学 集成电路课程设计
3
余隽, 8470 6184 ，
全定制设计倒相器版图
目的：充分理解版图设计的规则（DRC， LVS），熟练运用mentor的icstudio软件 和calibre软件进行版图设计与验证。
22.09.2020
大连理工大学 集成电路课程设计
4
余隽, 8470 6184 ，