数字集成电路简介.ppt
合集下载
《数字集成电路》课件
1 滤波
去除噪声、增强信号的关键技术。
2 变换
将信号在时域与频域之间转换的方法。
3 压缩
减少数据量，方便存储和传输。
数字信号处理中的滤波器设计
FIR滤波器
时域响应仅有有限个点，稳定性好。
IIR滤波器
时域响应呈指数衰减，延时较小。
模拟/数字混合信号集成电路
1
基础理论
混合信号电路设计所需的模拟电路与数字电路基础知识。
时序逻辑电路
触发器与锁存器
用于存储时钟信号冲突消除和数 据暂存。
计数器
移位寄存器
用于计算和记录触发事件的数量。
用于数据移位操作，实现数据的 串行传输。
数字信号处理技术
数字信号处理（DSP）是用数字计算机或数字信号处理器对原始信号进行处理、分析和存储的一 种技术。它在通信、音频处理和图像处理等领域具有广泛应用。
《数字集成电路》PPT课 件
数字集成电路PPT课件大纲： 1. 什么是数字集成电路 2. 数字集成电路的分类和结构
数字电路设计的流程
1
需求分析
确定数字电路的功能与性能要求，并定义输入输出及约束条件。
2
电路设计
利用逻辑门、触发器等基本组件进行数字电路设计。
3
电路仿真
使用仿真软件验证数字电路中的电气特性和功能。
2 低功耗设计
3 增强型通信
减少功耗，延长电池寿命。
提升通信性能和速度。
2
模拟数字转换
模拟和数字信号之间的转换方法和技术。
3
功耗与噪声
如何平衡功耗Βιβλιοθήκη 噪声性能。电路模拟与仿真SPICE仿真
使用电路仿真软件模拟电路 的工作状态。
参数提取与建模
数电新5章大规模数字集成电路优秀课件
把四位二进制码作2716的低四位地址输入，同时将四位格雷码作为 对应地址的内容写入到2716中，这样便可实现二者之间的转换关系
二进制码
B3 B2 B1 B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
集成电子技术基础教程
常用大规模数字集成电路
半导体存储器 微处理器 大规模可编程逻辑器件 大规模专用数字集成电路 （ASIC）
数电新5章大规模数字集成电路优
秀课件
1
集成电子技术基础教程
2．5．1随机存取存储器（RAM）
存储大量二进制信息的器件
❖软磁盘 ❖硬磁盘 ❖磁带机 ❖光盘 ❖半导体存储器
列地址译码器
An-1
行
An-2
地 址
译
码
A0
器
…… …… ……
…… …… I/O及读写控制
数据输入/输出 片选
I/O控制
存储体
j列 i行
存储单元
存储单元（1位） j列
i行
存储单元（多位，4位）
数电新5章大规模数字集成电路优
秀课件
5
集成电子技术基础教程
存储体或RAM的容量
❖存储单元的个数*每个存储单元中数据的位数
❖例如，一个10位地址的RAM，共有210个存储单元，若 每个存储单元存放一位二进制信息，则该RAM的容量就 是210（字）×1（位）=1024字位，通常称1K字位。
I/O缓冲
❖I/O缓冲起数据锁存作用，一般采用三态输出结构。 因此，它可与外面的数据总线相连接，方便实现信息 交换和传递
数电新5章大规模数字集成电路优
二进制码
B3 B2 B1 B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
集成电子技术基础教程
常用大规模数字集成电路
半导体存储器 微处理器 大规模可编程逻辑器件 大规模专用数字集成电路 （ASIC）
数电新5章大规模数字集成电路优
秀课件
1
集成电子技术基础教程
2．5．1随机存取存储器（RAM）
存储大量二进制信息的器件
❖软磁盘 ❖硬磁盘 ❖磁带机 ❖光盘 ❖半导体存储器
列地址译码器
An-1
行
An-2
地 址
译
码
A0
器
…… …… ……
…… …… I/O及读写控制
数据输入/输出 片选
I/O控制
存储体
j列 i行
存储单元
存储单元（1位） j列
i行
存储单元（多位，4位）
数电新5章大规模数字集成电路优
秀课件
5
集成电子技术基础教程
存储体或RAM的容量
❖存储单元的个数*每个存储单元中数据的位数
❖例如，一个10位地址的RAM，共有210个存储单元，若 每个存储单元存放一位二进制信息，则该RAM的容量就 是210（字）×1（位）=1024字位，通常称1K字位。
I/O缓冲
❖I/O缓冲起数据锁存作用，一般采用三态输出结构。 因此，它可与外面的数据总线相连接，方便实现信息 交换和传递
数电新5章大规模数字集成电路优
《数字集成电路设计》PPT课件
② x和z值 在数字电路中，x代表不定值，z代表高阻值。 例如： 8’b1001xxxx 表示位宽8的二进制数第四位为不定值。
ⅱ. Parameter常数
在Verilog中，用parameter定义一个标识符代表一个常量，称为符 号常量。采用标识符代表一个常量可提高程序的可读性和可维护 性。其定义结构如下：
Verilog HDL程序模块包括模块名、输入输出端口说明、 内部信号说明、逻辑功能定义等几部分。
程序模板如下：
module <模块名>(<输入、输出模块列表>); /*端口描述*/ input <输入端口列表>; output <输出端口列表>;
/*内部信号说明*/ wire //nets型变量 reg //register变量 integer //常数
位运算是对两个操作数相应位进行运算操作数的位数是不变的而缩减运算时针对单个操作数先将操作数的第一位于第二位进行运算再将结果与第三位进行运算以此类推直到最后一位其结果是一个一位二进制数
数字集成电路设计
FPGA结构与设计流程
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵 列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，即 解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
wire[n:1] 变量名1，变量名2，……，变量名n；
ⅱ. register型变量
register型变量对应于具有状态保持作用的电路元件，如触发器，锁 存器等。它只有明确地赋值后才能对其他变量赋值，重新赋值前一 直保持原值。在设计中，此类变量必须放在块语句(always语句)中， 通过过程语句赋值。同一个register型变量只能在一个块语句中重复 赋值，而不能同时在多个块语句中重复赋值使用。register型变量包 括reg型和integer型。
常用数字集成电路 图解PPT课件
测信号Ua通过与门，然后通过对输出脉冲Uo计数即可测知Ua的频率。
26
应用
U CC
下图电路是由多 谐振荡器构成的光电 报警器，应用多谐振 荡器功能，你能分析 出该电路的工作原理 吗？
R1
R3
8
4
R2
6
2
C1
3
C2
7
1
5
0.01F
27
11.2 数模与模数转换器
数模转换器
数模与转换原理 集成数码转换器
1 3 U CC
RD
三极管V工作
uo
状态
0
0
饱和导通
1
0
饱和导通
1
保持原状态 保持原状态
1
1
截止
9
提示！
当TH>2/3，
TR 1Ucc 3
时，比较器C1输出为低电平，R
d
=0；比较器C2
输出为高电平，S D =1，基本RS触发器置0，Uo=0 Q =0，Q =1，三极管
V饱和导通。
思考？
参考上面分析，你能分析出功能表中其它几项吗？
电路进入暂稳态，此时U 0 1 。
23
3）自动返回稳定状态 当电容电压被充电至 UC 2/3UCC 时，比较器C1输出变为低电平，R D =0。
由于Ui已恢复高电平状态，比较器C2输出为高电平，S d =1，触发器置0，
Uo=0 Q=0，电路返回到稳定状态，三极管饱和负脉冲出现，又重复上述过程。
V饱和导通，电容C迅速放电至Uc=0，比较器C1输出为高电平， Rd=1，触
发器保持原状态 QU0 0不变，是稳态，Uc=0，Uo=0。
22
2） 暂稳态
当输入信号加入负脉冲，Ui 0 ，比较器C2输出低电平，S D =0，此时Rd 仍为1，触发器置1，QU0 1 , Q =0，三极管V截止，电容C又被充电，
数字集成电路第1章PPT课件
离子反应刻蚀 扩散
双极集成电路的基本制造工艺
掺硼P型硅作为衬底材料并进行初始氧化,以形 成二氧化硅表层,然后再进行隐埋层光刻以形 成一个窗口后进行N+层掺杂,接着就用外延层 所覆盖,故称隐埋层
制作隐埋层后,去除表面的二氧化硅,再进行N 型外延层生长
掺P型材料进行隔离扩散. 用第三块掩模版完成基区光刻
双极集成电路的基本制造工艺
基区重掺杂 制作晶体管发射极和集电极 形成表面金属互连接的接触区 完成一层金属铝膜的沉积,然后再介质淀积 在介质层上蚀刻出连接通孔 成第二层金属铝膜的沉积 后续工序,划片,粘片,压焊,封装,测试分类,筛选,
成品测试,入库
双极集成电路应用
TTL,DTL,RTL,HTL,ECL STLL,SLTTL,I2L,I3L ASTLL.ASLTTL
环 长PSG 引线孔光刻 铝引线光刻 压焊块光刻
N阱硅栅CMOS工艺（略）
▪ 双阱硅栅CMOS工艺
BI---CMOS工艺
双极工艺特点： 速度高、驱动能力强、模拟精度高 但功耗、集成度无法满足VLSI的
要求
BI---CMOS工艺
CMOS工艺特点： 功耗低、集成度高、抗干扰能力强 但速度低、驱动能力差
成
P+
NPN管的基区扩散 PMOS管的源、漏区扩散 横向PNP管集电区、发射区扩散 纵向PNP管的发射区扩散可以同时进行完成
以双极性工艺为基础的P阱BICMOS工艺
栅氧化在PMOS管沟道注入以后进行 可获的大电流、高压 LDMOS-LOW DOUBLE MOS VDMOS-VERTICAL DOUBLE MOS
以双极性工艺为基础的BI-CMOS工艺
以双极性工艺为基础的P阱BI-CMOS工艺 以双极性工艺为基础的双阱BI-CMOS工艺 特点是对双极器件有利
双极集成电路的基本制造工艺
掺硼P型硅作为衬底材料并进行初始氧化,以形 成二氧化硅表层,然后再进行隐埋层光刻以形 成一个窗口后进行N+层掺杂,接着就用外延层 所覆盖,故称隐埋层
制作隐埋层后,去除表面的二氧化硅,再进行N 型外延层生长
掺P型材料进行隔离扩散. 用第三块掩模版完成基区光刻
双极集成电路的基本制造工艺
基区重掺杂 制作晶体管发射极和集电极 形成表面金属互连接的接触区 完成一层金属铝膜的沉积,然后再介质淀积 在介质层上蚀刻出连接通孔 成第二层金属铝膜的沉积 后续工序,划片,粘片,压焊,封装,测试分类,筛选,
成品测试,入库
双极集成电路应用
TTL,DTL,RTL,HTL,ECL STLL,SLTTL,I2L,I3L ASTLL.ASLTTL
环 长PSG 引线孔光刻 铝引线光刻 压焊块光刻
N阱硅栅CMOS工艺（略）
▪ 双阱硅栅CMOS工艺
BI---CMOS工艺
双极工艺特点： 速度高、驱动能力强、模拟精度高 但功耗、集成度无法满足VLSI的
要求
BI---CMOS工艺
CMOS工艺特点： 功耗低、集成度高、抗干扰能力强 但速度低、驱动能力差
成
P+
NPN管的基区扩散 PMOS管的源、漏区扩散 横向PNP管集电区、发射区扩散 纵向PNP管的发射区扩散可以同时进行完成
以双极性工艺为基础的P阱BICMOS工艺
栅氧化在PMOS管沟道注入以后进行 可获的大电流、高压 LDMOS-LOW DOUBLE MOS VDMOS-VERTICAL DOUBLE MOS
以双极性工艺为基础的BI-CMOS工艺
以双极性工艺为基础的P阱BI-CMOS工艺 以双极性工艺为基础的双阱BI-CMOS工艺 特点是对双极器件有利
数字集成电路的分类幻灯片PPT
Uo=Uces=0.2V
晶体管与非门
• 利用二极管与门和一个非门可构成一个 与非门电路
TTL与非门
• 组成：（三部分）
输入级: T1 (多发射极晶体管)R1 与功能
中间极:T2和R2,R3 输出级:T3,D,T4和R4
非功能
工作原理：
A=0.2V B=0.2V T1基极U=0.9V<1.4V T2、T4截止 电流从
定的逻辑功能。
2三态TTL门
• 工作原理 • 符号 • 例子
三态：高电平、低电平、高阻态 （输出与电源U断开、与地也断开） 当使能端G与门的交界处有非号说明 低有效：当G=0时，门执行其功能 （如本例中执行与非门的功能）当 G=1时，输出呈现高阻态； GA BF 00 01 00 11 01 01 01 10 1 X X 高阻态 当G与门的交界处无非号，则说明高 有效：当G=1时，门执行其功能当 G=0时，输出为高阻态。
可以线或的TTL门
• 通常两个TTL门的输出端 • 是不可并联使用。也不可 • 短接到地或者电源上 • 但是有两种TTL门可将它 • 们的输出端用连线并联在 • 一起,构成或(或者与)逻辑, • 即所谓的线或（或者线与）
1集电极开路门OC
• 电路图 • 符号 • 几个OC门的输出可并联在一起完成一
UC-R2-T3基极（基极电流很小）T3基极U=UC=5V T3与D导通
F=5-1.4=3.6V
A=0.2V B=3.6V T1基极U=0.9V F=3.6V
A=3.6V B=0.2V
F=3.6V
A=3.6V B=3.6V T1基极U=3.6+0.7=4.3V>2.1V T2、T4导
通，使得T1基极U=2.1V T2集电极U=0.7+0.3=1V,T3基极U=1V
晶体管与非门
• 利用二极管与门和一个非门可构成一个 与非门电路
TTL与非门
• 组成：（三部分）
输入级: T1 (多发射极晶体管)R1 与功能
中间极:T2和R2,R3 输出级:T3,D,T4和R4
非功能
工作原理：
A=0.2V B=0.2V T1基极U=0.9V<1.4V T2、T4截止 电流从
定的逻辑功能。
2三态TTL门
• 工作原理 • 符号 • 例子
三态：高电平、低电平、高阻态 （输出与电源U断开、与地也断开） 当使能端G与门的交界处有非号说明 低有效：当G=0时，门执行其功能 （如本例中执行与非门的功能）当 G=1时，输出呈现高阻态； GA BF 00 01 00 11 01 01 01 10 1 X X 高阻态 当G与门的交界处无非号，则说明高 有效：当G=1时，门执行其功能当 G=0时，输出为高阻态。
可以线或的TTL门
• 通常两个TTL门的输出端 • 是不可并联使用。也不可 • 短接到地或者电源上 • 但是有两种TTL门可将它 • 们的输出端用连线并联在 • 一起,构成或(或者与)逻辑, • 即所谓的线或（或者线与）
1集电极开路门OC
• 电路图 • 符号 • 几个OC门的输出可并联在一起完成一
UC-R2-T3基极（基极电流很小）T3基极U=UC=5V T3与D导通
F=5-1.4=3.6V
A=0.2V B=3.6V T1基极U=0.9V F=3.6V
A=3.6V B=0.2V
F=3.6V
A=3.6V B=3.6V T1基极U=3.6+0.7=4.3V>2.1V T2、T4导
通，使得T1基极U=2.1V T2集电极U=0.7+0.3=1V,T3基极U=1V
数字集成电路
数字集成电路
用于处理数字信号的集成电路
01 基本介绍
03 逻辑功能
目录
02 型号组成 04 内部设计
05 类别说明
07 注意事项
目录
06 一般特性
数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。根据数字集成电路 中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模 集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。
·输入端信号幅度不能大于VDD和小于0V；
·消除电源上的干扰；
·在条件允许的情况下，尽可能降低电源电压，如果电路工作频率比较低，用+5V电源供电最好；
·对使用的电源加限流措施，看
②电源电压的极性千万不能接反，电源正负极颠倒、接错，会因为过大电流而造成器件损坏。
③CM0S电路要求输人信号的幅度不能超过VDD～VSS，即满足VSS=V1=VDD。当 CM0S电路输入端施加的电压过 高（大于电源电压）或过低（小于0V），或者电源电压突然变化时，电路电流可能会迅速增大，烧坏器件，这种 现象称为可控硅效应。预防可控硅效应的措施主要有：
从功能上来看，数字集成电路内部可以分为数据通路（Data-path，也称为数据路径）和控制逻辑两大部分。 这两大部分都是由大量的时序逻辑电路集成的，而且绝大部分都是同步的时序电路，因为时序电路被多个触发器 或寄存器分成若干节点，而这些触发器在时钟的控制下会按同样的节拍来工作，可以简化设计。在长期的设计过 程中，已经积累了很多标准的通用单元，比如选择器（也叫多路器，可以从多个输入数据中选一个输出）、比较 器（用于比较两个数的大小）、加法器、乘法器、移位寄存器等等，这些单元电路形状规则，便于集成（这也是 数字电路在集成电路中得到更好的发展的原因）。这些单元按设计要求连接在一起，形成数据通路，待处理的数 据从输入端经过这条通路到输出端，便得到处理后的结果。同时，还需要由专门设计的控制逻辑，控制数据通路 的各组成部件，按各自的功能要求和特定的时序关系和来配合工作。
用于处理数字信号的集成电路
01 基本介绍
03 逻辑功能
目录
02 型号组成 04 内部设计
05 类别说明
07 注意事项
目录
06 一般特性
数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。根据数字集成电路 中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模 集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。
·输入端信号幅度不能大于VDD和小于0V；
·消除电源上的干扰；
·在条件允许的情况下，尽可能降低电源电压，如果电路工作频率比较低，用+5V电源供电最好；
·对使用的电源加限流措施，看
②电源电压的极性千万不能接反，电源正负极颠倒、接错，会因为过大电流而造成器件损坏。
③CM0S电路要求输人信号的幅度不能超过VDD～VSS，即满足VSS=V1=VDD。当 CM0S电路输入端施加的电压过 高（大于电源电压）或过低（小于0V），或者电源电压突然变化时，电路电流可能会迅速增大，烧坏器件，这种 现象称为可控硅效应。预防可控硅效应的措施主要有：
从功能上来看，数字集成电路内部可以分为数据通路（Data-path，也称为数据路径）和控制逻辑两大部分。 这两大部分都是由大量的时序逻辑电路集成的，而且绝大部分都是同步的时序电路，因为时序电路被多个触发器 或寄存器分成若干节点，而这些触发器在时钟的控制下会按同样的节拍来工作，可以简化设计。在长期的设计过 程中，已经积累了很多标准的通用单元，比如选择器（也叫多路器，可以从多个输入数据中选一个输出）、比较 器（用于比较两个数的大小）、加法器、乘法器、移位寄存器等等，这些单元电路形状规则，便于集成（这也是 数字电路在集成电路中得到更好的发展的原因）。这些单元按设计要求连接在一起，形成数据通路，待处理的数 据从输入端经过这条通路到输出端，便得到处理后的结果。同时，还需要由专门设计的控制逻辑，控制数据通路 的各组成部件，按各自的功能要求和特定的时序关系和来配合工作。
集成电路介绍ppt课件
11．TQFP 扁平簿片方形封装 12．TSOP 微型簿片式封装 13．CBGA 陶瓷焊球阵列封装 14．CPGA 陶瓷针栅阵列封装 15．CQFP 陶瓷四边引线扁平 16．CERDIP 陶瓷熔封双列 17．PBGA 塑料焊球阵列封装 18．SSOP 窄间距小外型塑封 19．WLCSP 晶圆片级芯片规 模封装 20．FCOB 板上倒装片
CSP封装具有以下特点： (1)满足了LSI芯片引出脚不断增加的需要； (2)解决丁IC裸芯片不能进行交流参数测 试和老化筛选的问题； (3)封装面积缩小，延迟时间大大缩小。
5.3 发展趋势
• 1、MCM封装 • 2、三维封装
1、MCM组装 Multi chip module
芯片 封装体
芯片
封装外壳
五、集成电路封装技术
• 1、直插式 • 2、表面贴装式 • 3、芯片尺寸封装 • 4、发展趋势
5.1 直插式
• To封装：
• DIP封装
5.1 直插式
DIP封装特点： • (1)适合PCB的穿孔安装，操作方便； • (2)比TO型封装易于对PCB布线； • (3)芯片面积与封装面积之间的比值较大，故体积
二、集成电路特点
• 集成电路具有体积小，重量轻，引出线和焊接点 少，寿命长，可靠性高，性能好等优点，同时成 本低，便于大规模生产。它不仅在工、民用电子 设备如收录机、电视机、计算机等方面得到广泛 的应用，同时在军事、通讯、遥控等方面也得到 广泛的应用。用集成电路来装配电子设备，其装 配密度比晶体管可提高几十倍至几千倍，设备的 稳定工作 时间也可大大提高。
1959年仙童公司制造的IC
诺伊斯
三、集成电路发展
• 第一阶段：1962年制造出集成了12个晶体管的小规模集成 电路（SSI）芯片。
数字集成电路课件
Introduction
EE141 Integrated Circuits2nd © Digital
介绍大纲
什么是IC
将来会如何发
展？
EE141 Integrated © Digital
Circuits2nd
Introduction
7
第一台自动计算机
Babbage DifferenceEngine I （1832） 25,000个机械部件 总成本 17,470
Circuits2nd
Courtesy, Intel
Introduction
30
功率密度
10000 功率密度(W/cm2) 1000
Rocket Nozzle Nhomakorabea100
Nuclear Reactor
8086 10 4004 Hot Plate P6 8008 8085 Pentium® proc 386 286 486 8080 1 1970 1980 1990 2000 2010 年
Introduction
19
2007年英特尔推出45nm正式量 产工艺，45nm技术是全新的技 术，可以让摩尔定律至少再服 役10年。
EE141 Integrated © Digital
Circuits2nd
Introduction
20
集成电路的应用领域
军事国防 工业控制
工控设备 智能仪表 汽车电子 网络设备 电子商务 集成电路
8086
Source: Intel
1 Billion Transistors
Pentium® III Pentium® II Pentium® Pro Pentium®
i486 i386 80286
EE141 Integrated Circuits2nd © Digital
介绍大纲
什么是IC
将来会如何发
展？
EE141 Integrated © Digital
Circuits2nd
Introduction
7
第一台自动计算机
Babbage DifferenceEngine I （1832） 25,000个机械部件 总成本 17,470
Circuits2nd
Courtesy, Intel
Introduction
30
功率密度
10000 功率密度(W/cm2) 1000
Rocket Nozzle Nhomakorabea100
Nuclear Reactor
8086 10 4004 Hot Plate P6 8008 8085 Pentium® proc 386 286 486 8080 1 1970 1980 1990 2000 2010 年
Introduction
19
2007年英特尔推出45nm正式量 产工艺，45nm技术是全新的技 术，可以让摩尔定律至少再服 役10年。
EE141 Integrated © Digital
Circuits2nd
Introduction
20
集成电路的应用领域
军事国防 工业控制
工控设备 智能仪表 汽车电子 网络设备 电子商务 集成电路
8086
Source: Intel
1 Billion Transistors
Pentium® III Pentium® II Pentium® Pro Pentium®
i486 i386 80286
第10章数字集成电路基本单元与版图精品PPT课件
（1） CMOS反相器的具体电路
（2） CMOS反相器物理结构的剖面图
（3）开关特性
我们希望反相器的上升时间和下降时间近似相等，
则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道
宽度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
（10）以上有关尺寸的设计必须符合版图设计规则。
TTL与非门的版图设计
• 评价版图好坏的几个因素： ① 符合原电路设计指标； ② 面积最小； ③ 成品率高； ④ 可靠性高； ⑤ 具有可测试性。
TTL与非门的版图设计
• 双极型集成电路版图设计步骤： （1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线
10.2 TTL基本电路及版图实现
10.2.1 TTL基本电路
• TTL反相器电路
VCC（5V）
Rb1 Rc2
Rc4
＋
T1
υ1
－
T2 Re2
T4
D ＋
T3 负 v0 载 －
GND
TTL基本电路及版图实现
（1）电路组成 该电路由三部分组成：
1）由双极型晶体管T1和电阻Rb1组成电路的输入级； 2）由T2、Re2和Rc2组成的中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4； 3）由T3、T4、Rc4和二极管D组成的输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
(b)为三输入端TTL与非门的代表符号
TTL基本电路及版图实现
• 或非门路
VCC
R1A
（2） CMOS反相器物理结构的剖面图
（3）开关特性
我们希望反相器的上升时间和下降时间近似相等，
则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道
宽度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
（10）以上有关尺寸的设计必须符合版图设计规则。
TTL与非门的版图设计
• 评价版图好坏的几个因素： ① 符合原电路设计指标； ② 面积最小； ③ 成品率高； ④ 可靠性高； ⑤ 具有可测试性。
TTL与非门的版图设计
• 双极型集成电路版图设计步骤： （1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线
10.2 TTL基本电路及版图实现
10.2.1 TTL基本电路
• TTL反相器电路
VCC（5V）
Rb1 Rc2
Rc4
＋
T1
υ1
－
T2 Re2
T4
D ＋
T3 负 v0 载 －
GND
TTL基本电路及版图实现
（1）电路组成 该电路由三部分组成：
1）由双极型晶体管T1和电阻Rb1组成电路的输入级； 2）由T2、Re2和Rc2组成的中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4； 3）由T3、T4、Rc4和二极管D组成的输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
(b)为三输入端TTL与非门的代表符号
TTL基本电路及版图实现
• 或非门路
VCC
R1A
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1959 1960 1961 1962 1963 1964 1965 1966 1967 1968 1969 1970 1971 1972 1973 1974 1975
• 摩尔定律
– 1965年，Gordon Moore预言单个芯片上晶体管的数目每18到24 个月翻一番。(随时间呈指数增长)
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1 0
Electronics,
Apri19年12月31日12时10分
引论. 15
2019年12月31日12时10分
集成电路
A
引论. 16
Vdd
B
集成电路的内部电路
Out
2019年12月31日12时10分
划分依据 结构 规模
功能
应用领域
引论. 17
集成电路的分类
分类 双极型（NPN/PNP）、MOS型
（PMOS/NMOS/CMOS)、 BIMOS型（BiMOS/BiCMOS） SSI、MSI、LSI（Small、Medium、Large） VLSI（Very Large Scale IC：超大） ULSI （Ultra Large Scale IC：特大） GSI （Gigantic Scale IC：巨大）
数字IC（组合/时序） 模拟IC（线性/非线性）
模数混合IC 通用IC、专用IC
2019年12月31日12时10分
划分集成电路规模的标准
类型
SSI MSI LSI VLSI ULSI GSI
数字集成电路
MOS IC
双极 IC
<100
<100
100~1000
100~500
103 ~ 105
500~2000
105 ~ 107
>2000
107 ~ 109
>109
模拟集成电路
<30 30~100 100~300 >300
* 每块集成电路芯片中包含的元器件数目叫做集成度
引论. 18
2019年12月31日12时10分
1.2 数字IC设计中的问题
LOG2 OF THE NUMBER OF COMPONENTS PER INTEGRATED FUNCTION
功耗/集成度——双极型让位于MOS
引论. 13
2019年12月31日12时10分
晶体管革命
• MOS – 1925年：IGFET（Lilienfeld） • 缺乏对材料的了解和栅稳定性问题 – 1963年：CMOS逻辑门（Wanlass） • 工艺复杂性 – 1970年：PMOS计算器 – 1970年：NMOS存储器 • 高密度：4Kbit – 1972/74年：NMOS微处理器 • 高速：Intel 4004/8080 功耗——NMOS让位于CMOS
1969年，法庭判决基尔比和诺伊 斯为集成电路的共同发明人，集成 电路的专利权属于基尔比，集成电 路内部连接技术的专利属于诺伊斯
引论. 12
2019年12月31日12时10分
晶体管革命
• TTL – 1947年：晶体管（Bardeen/Bell Lab） – 1949年：双极型晶体管（Schockley） – 1956年：数字逻辑门（Harris） – 1960年：商用IC逻辑门（Fairchild） – 1962年：TTL系列（ Beeson/Fairchild ） – 1974年：ECL高速系列（Masaki） – 1972年：I2L低功耗高密度系列（Hart）
• 数字集成电路— 电路、系统与设计(第二版) – 周润德等译 – 电子工业出版社中文版
引论. 2
2019年12月31日12时10分
课程内容
• 基础部分
– 数字集成电路介绍（第一章） – CMOS 器件（第三章、第四章）
• 电路部分
– CMOS反相器（第五章） – CMOS组合逻辑单元（第六章） – CMOS时序逻辑单元（第七章）
2019年12月31日12时10分
引论. 7
ENIAC——第一台完整的计算机 80英尺长，8.5英尺高以及几英尺宽，并含有18000个真空管
2019年12月31日12时10分
引论. 8
第一个晶体管，Bell实验室，1947
2019年12月31日12时10分
引论. 9
晶体管的三位发明人： 肖克利（W. Schokley ） 巴丁（ J. Bardeen ） 布拉顿（ W. Brattain ）
数字集成电路设计
2011
第1章 引论
许晓琳 (xu.xiaolin@) 合肥工业大学电子科学与应用物理学院
课程教材
• Digital Intergrated Circuits— A Design Perspective(2nd Edition) – J.M.Rabaey等著 – 清华大学出版社影印版
• 系统部分
– 时序（第十章） 和互连安排（第九章） – 算术逻辑运算单元（第十一章） – 存储器和可编程逻辑阵列（第十二章） – 设计方法学（第八章）
引论. 3
2019年12月31日12时10分
参考教材
• CMOS超大规模集成电路设计(第三版)
– N.H.E.Weste等著 – 中国电力出版社中文版
获得1956年Nobel物理奖
2019年12月31日12时10分
引论. 10
第一个集成电路，Jack Kilby，德州仪器，1958
2019年12月31日12时10分
引论. 11
集成电路的发明人： 基尔比（ Jack Kilby ） 获得2000年Nobel物理奖
2019年12月31日12时10分
引论. 14
2019年12月31日12时10分
集成电路的概念
• Integrated Circuit，缩写IC
• 通过一系列特定的加工工艺，将晶体管、二极管等有源 器件、电容和电阻等无源器件，按照一定的电路互连， “集成”在一块半导体单晶片（如硅或砷化镓）上，封 装在一个外壳内，执行特定电路或系统功能
引论. 4
2019年12月31日12时10分
本章重点
1. 数字电路设计进展 2. 数字电路设计中有待解决的问题 3. 如何衡量设计质量
引论. 5
2019年12月31日12时10分
1.1 历史回顾
引论. 6
世界上已知的第一个自动 计算器——Babbage的 Difference Engine I (1832) 的工作部件 25000个机械部件 总成本为17470英镑
• 摩尔定律
– 1965年，Gordon Moore预言单个芯片上晶体管的数目每18到24 个月翻一番。(随时间呈指数增长)
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1 0
Electronics,
Apri19年12月31日12时10分
引论. 15
2019年12月31日12时10分
集成电路
A
引论. 16
Vdd
B
集成电路的内部电路
Out
2019年12月31日12时10分
划分依据 结构 规模
功能
应用领域
引论. 17
集成电路的分类
分类 双极型（NPN/PNP）、MOS型
（PMOS/NMOS/CMOS)、 BIMOS型（BiMOS/BiCMOS） SSI、MSI、LSI（Small、Medium、Large） VLSI（Very Large Scale IC：超大） ULSI （Ultra Large Scale IC：特大） GSI （Gigantic Scale IC：巨大）
数字IC（组合/时序） 模拟IC（线性/非线性）
模数混合IC 通用IC、专用IC
2019年12月31日12时10分
划分集成电路规模的标准
类型
SSI MSI LSI VLSI ULSI GSI
数字集成电路
MOS IC
双极 IC
<100
<100
100~1000
100~500
103 ~ 105
500~2000
105 ~ 107
>2000
107 ~ 109
>109
模拟集成电路
<30 30~100 100~300 >300
* 每块集成电路芯片中包含的元器件数目叫做集成度
引论. 18
2019年12月31日12时10分
1.2 数字IC设计中的问题
LOG2 OF THE NUMBER OF COMPONENTS PER INTEGRATED FUNCTION
功耗/集成度——双极型让位于MOS
引论. 13
2019年12月31日12时10分
晶体管革命
• MOS – 1925年：IGFET（Lilienfeld） • 缺乏对材料的了解和栅稳定性问题 – 1963年：CMOS逻辑门（Wanlass） • 工艺复杂性 – 1970年：PMOS计算器 – 1970年：NMOS存储器 • 高密度：4Kbit – 1972/74年：NMOS微处理器 • 高速：Intel 4004/8080 功耗——NMOS让位于CMOS
1969年，法庭判决基尔比和诺伊 斯为集成电路的共同发明人，集成 电路的专利权属于基尔比，集成电 路内部连接技术的专利属于诺伊斯
引论. 12
2019年12月31日12时10分
晶体管革命
• TTL – 1947年：晶体管（Bardeen/Bell Lab） – 1949年：双极型晶体管（Schockley） – 1956年：数字逻辑门（Harris） – 1960年：商用IC逻辑门（Fairchild） – 1962年：TTL系列（ Beeson/Fairchild ） – 1974年：ECL高速系列（Masaki） – 1972年：I2L低功耗高密度系列（Hart）
• 数字集成电路— 电路、系统与设计(第二版) – 周润德等译 – 电子工业出版社中文版
引论. 2
2019年12月31日12时10分
课程内容
• 基础部分
– 数字集成电路介绍（第一章） – CMOS 器件（第三章、第四章）
• 电路部分
– CMOS反相器（第五章） – CMOS组合逻辑单元（第六章） – CMOS时序逻辑单元（第七章）
2019年12月31日12时10分
引论. 7
ENIAC——第一台完整的计算机 80英尺长，8.5英尺高以及几英尺宽，并含有18000个真空管
2019年12月31日12时10分
引论. 8
第一个晶体管，Bell实验室，1947
2019年12月31日12时10分
引论. 9
晶体管的三位发明人： 肖克利（W. Schokley ） 巴丁（ J. Bardeen ） 布拉顿（ W. Brattain ）
数字集成电路设计
2011
第1章 引论
许晓琳 (xu.xiaolin@) 合肥工业大学电子科学与应用物理学院
课程教材
• Digital Intergrated Circuits— A Design Perspective(2nd Edition) – J.M.Rabaey等著 – 清华大学出版社影印版
• 系统部分
– 时序（第十章） 和互连安排（第九章） – 算术逻辑运算单元（第十一章） – 存储器和可编程逻辑阵列（第十二章） – 设计方法学（第八章）
引论. 3
2019年12月31日12时10分
参考教材
• CMOS超大规模集成电路设计(第三版)
– N.H.E.Weste等著 – 中国电力出版社中文版
获得1956年Nobel物理奖
2019年12月31日12时10分
引论. 10
第一个集成电路，Jack Kilby，德州仪器，1958
2019年12月31日12时10分
引论. 11
集成电路的发明人： 基尔比（ Jack Kilby ） 获得2000年Nobel物理奖
2019年12月31日12时10分
引论. 14
2019年12月31日12时10分
集成电路的概念
• Integrated Circuit，缩写IC
• 通过一系列特定的加工工艺，将晶体管、二极管等有源 器件、电容和电阻等无源器件，按照一定的电路互连， “集成”在一块半导体单晶片（如硅或砷化镓）上，封 装在一个外壳内，执行特定电路或系统功能
引论. 4
2019年12月31日12时10分
本章重点
1. 数字电路设计进展 2. 数字电路设计中有待解决的问题 3. 如何衡量设计质量
引论. 5
2019年12月31日12时10分
1.1 历史回顾
引论. 6
世界上已知的第一个自动 计算器——Babbage的 Difference Engine I (1832) 的工作部件 25000个机械部件 总成本为17470英镑