《数字逻辑》期末考试A卷参考答案

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《数字逻辑》期末考试 A 卷参考答案

一、判断题:下面描述正确的打‘√’,错误的打‘×’ (每小题1 分,共 10 分)

1、为了表示 104 个信息,需 7位二进制编码 [√ ]

2、 BCD码能表示0 至 15 之间的任意整数[× ]

3、余 3码是有权码[× ]

4、 2421 码是无权码 [ × ]

5、二值数字逻辑中变量只能取值0 和 1,且表示数的大小 [ × ]

6、计算机主机与鼠标是并行通信[× ]

7、计算机主机与键盘是串行通信[√ ]

8、占空比等于脉冲宽度除于周期[√ ]

9、上升时间和下降时间越长,器件速度越慢

10、卡诺图可用来化简任意个变量的逻辑表达式[√]

[×]

二、写出图中电路的逻辑函数表达式。(每小题 5 分,共10 分)

1、 F=A B

2、 F=AB CD

三、选择题:(多选题,多选或少选不得分,每小题 2 分,共 20 分)

四、填空题(每空 1 分,共 20 分)

1、一个触发器可表示__1__位二进制码,三个触发器串接起来,可表示__3__ 位二进制数。

2、欲表示十进制的十个数码,需要__4__个触发器。

3、寄存器中,与触发器相配合的控制电路通常由_门电路 _(选择提示:门电路、触发器、

晶体二极管)构成。

4、一个五位的二进制加法计数器,由00000 状态开始 ,问经过75 个输入脉冲后,此计数器

的状态为 __01011_。

5、四位移位寄存器可以寄存四位数码,若将这些数码全部从串行输出端输出,需经过__3__个时钟周期。

6、 _RS_触发器存在输入约束条件,_主从 JK_ 触发器会出现一次翻转现象。

7、负跳沿触发翻转的主从 JK 触发器的输入信号应该在 CP 为 _低电平 _时加入,在 CP 为 _ 高电平_时输入信号要求稳定不变。

8、正跳沿触发翻转的 D 触发器的输入信号在CP _上升沿 _前一瞬间加入。

9、由与非门组成的基本RS 触发器当输入R=0,S=0 时,同向输出端Q= __1__,反向输出端Q =__1__,当_R、S同时由0变1_时,输出不定状态。

10、 T 触发器是由 _JK_ 触发器的数据输入端短接而成。

11、触发器的脉冲工作特性是指对_时钟脉冲 _和 _输入信号的时间关系_的要求。

五、用 CMOS 电路实现下面的逻辑函数,画出其内部电路图(用场效应管作为基本单元) ,要求清晰整洁。(共 10 分,每小题 5 分)

1、L= A B

2、L= AB

六、设计一个由三人投票(只能投赞成和反对票)的表决电路,当多数人赞成时,投票通过。投赞成票约定为1,投票通过约定为1,只限用与非门电路,要求写出设计过程(10 分)解:

1、依题意可得下面的真值表,L=1 代表投票通过;

A B C L

0000

0010

0100

0111

1000

1011

1101

1111

2、由上面的真值表可得逻辑表达式为:

L=AB+BC+CA+ABC=AB+BC+CA

3、将其划简为与非表达式为:

L= AB BC CA

4、依上式画出逻辑电路图如下:

七、解:

设每个门的时延均为 t 。考虑门的传输延迟时间,电路波形图如下所示,可见电路存在竞争冒险。

八、

解: (1) 按题意要求的状态转换表整理后可得出各驱动信号的真值表如下

Q3n Q2n Q1n Q3n 1Q2n 1Q1n 1J3 K3J 2K 2J1K 1

0000010X0X1X 0010110X1X X0 0101101X X00X 0110100X X0X1 100000X10X0X 101100X00X X1 110111X0X01X 111101X0X1X0 (2)根据上表画出J3、 K 3、 J2、 K 2、 J1、 K1的卡诺图如下:

(3)根据卡诺图得驱动方程如下:

J 3Q2n Q1n; K 3 Q2n Q1n; J 2 Q3n Q1n; K 2Q3n Q1n;J1Q3n Q2n Q3n Q2n;J1Q3n Q 2n Q3n Q 2n;

相关文档
最新文档