DSP原理及讲义应用31
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DSP原理及应用31
精品
§1.9 在片外围电路
❖ 通用I/O引脚：XF和BIO ❖ 定时器 ❖ 时钟发生器 ❖ 主机接口('C542、'C545和'C548) ❖ 软件可编程等待状态发生器 ❖ 可编程分区开关 ❖ 串行口
Dspsl
§1.9.1 通用I/O引脚
❖ 受软件控制的专用引脚：BIO和XF
▪ CLKOUT－时钟周期 ▪ TDDR－定时器分频系数 ▪ PRD－定时器时间常数
Dspsl
定时器的用法
❖ 关闭定时器：
▪ 只要将TCR的TSS位置1，切断时钟输入，定时器停止工作，减小 功耗
❖ 定时器初始化：
▪ （1） 将TCR的TSS位置1（关闭定时器）
▪ （2） 加载PRD
▪ （3） 加载TCR（使TDDR初始化，令TSS位为0，TRB位置1），
1
1
1 用内部振荡器，频率除以 2 用内部振荡器，频率除以 2
1
0
1 用外部时钟源， PLL×1 用外部时钟源， PLL×1
0
1
1 停止方式**
停止方式**
*根据不同器件，选择方案 1 或者方案 2。
**停止方式:其功能等效于 IDLE3 省电方式;但是，要省电还是推荐用 IDLE3 指令
而不用停止方式，因为 IDLE3 便 PLL 停止工作，复位或非屏蔽中断到来时可以
3个寄存器均是存储器 映像寄存器
Dspsl
定时器控制寄存器（TCR）
1 5 -1 2 1 1 1 0 9 -6 5 4 3 -0 保 留so ft F r e e P S C T R B T S S T D D R
(TCR)中包含有定时器的控制位和状态位
Dspsl
定时器控制寄存器（TCR）
位 15~12
以 PR D 中 的 数 加 载 TIM ， 以 及 以 TD D R 中 的 值 加 载 PSC 。
TRB 总 是 读 成 0
4 TSS
0 定 时 器 停 止 状 态 位 ， 用 于 停 止 或 启 动 定 时 器 。 复 位 时 ， TSS
位清零，定时器立即开始定时。
TSS=0 定 时 器 启 动 工 作
0
0
0 用外部时钟源，PLL×3 用外部时钟源，PLL×5
1
1
0 用外部时钟源，PLL×2 用外部时钟源，PLL×4
1
0
0 用内部振荡器，PLL×3 用内部振荡器，PLL×5
0
1
0 用外部时钟源，PLL×1.5 用外部时钟源，PLL×4.5
0
0
1 用外部时钟源，频率除以 2 用外部时钟源，频率除以 2
恢复工作。
不用PLL： CPU时钟频率 ＝ 0.5 ×（外部时钟或内部振荡器频率） 利用PLL： CPU时钟频率 ＝ N ×（外部时钟或内部振荡器频率）
Dspsl
软件可编程PLL
❖ 对时钟方式寄存器（CLKMD）进行编程，可以： ▪ (1) 提供各种时钟乘法器系数 ▪ (2) 控制PLL的通和断 ▪ (3) 控制时钟发生器的工作方式 ▪ (4) 自动延迟定时，直到PLL锁定
❖ BIO引脚用法举例：
• XC 2，NBIO
• BIO为低，执行后面1条双字或2条单字指令
❖ XF引脚用法举例：
• SSBX
XF
• RSBX XF
Dspsl
§1.9.2 定时器
图1－33 片内定时器方框图
PRD :周期寄存器 TIM :定时寄存器 （-1计数器） TCR :定时器控制寄存 器 TDDR:定时器分频系数 寄存器 PSC：定时器预先定标 计数器
Dspsl
§1.9.3 时钟发生器
❖ 组成：内部振荡器和锁相环（PLL）电路两部分 ❖ 参考时钟：
▪ 方法1：外接晶体
X1
X2/CLKIN
Crystal
C1
C2
▪ 方法2：外部时钟信号由引脚X2/CLKIN输入（X1空着）
Dspsl
‘C54x PLL的配置形式
❖ PLL兼有频率放大和信号提纯的功能。外部频率 源的频率可以比CPU机器周期CLKOUT速率低。
－ 定 时 器 预 先 定 标 计 数 器 。 这 是 一 个 减 1 计 数 器 ， 当 PSC 减
到 0 后 。 TD D R 位 域 中 的 数 加 载 到 PSC ， TIM 减 1
5 TRB － 定 时 器 重 新 加 载 位 ，用 来 复 位 片 内 定 时 器 。当 TRB 置 1 时 ，
❖ 时钟发生器的工作方式： ▪ (1) PLL方式:输入时钟（CLKIN）×（0.25~15） ▪ (2) DIV(分频器)方式:输入时钟（CLKIN÷2或4)
Dspsl
表1－28 复位时设置的时钟方式
引脚状态
CLKMD寄存器
CLKMD1 CLKMD2 CLKMD3
复位值
时钟方式
0
0
0
0000h 用外部时钟源，频率除以2
❖ C54X两种形式PLL：
• 硬件配置的PLL（‘C541、‘C542、‘C543、 ‘C545和‘C546）
• 软件可编程PLL（‘C545A，‘C546A和‘C548）
Dspsl
表1－30 时钟方式的配置方法
引脚状态
时 钟 方 式*
CLKMD1 CLKMD2 CLKMD3
选择方案 1
选择方案 2
1
1
0
1000h 用外部时钟源，频率除以2
11 soft 10 Free
功
能
－ 保 留 ;读 成 0
0 Soft 和 Free 位 结 合 起 来 使 用 ， 以 决 定 在 H L L 调 试 程 序 遇
0 到断点时定时器的工作状态。
Free soft
定时器状态
0
0 定时器立即停止工作
0
1 当计数器减到 0时停止工作
1
× 定时器继续运行
9~6 PSC
TSS=1 定 时 器 停 止 工 作
3~0 TDDR 0000 定 时 器 分 频 系 数 。 按 此 分 频 系 数 对 CLKOUT 进 行 分 频 ， 以
政 变 定 时 周 期 。当 P S C 减 到 0 后 ，以 T D D R 中 的 数 加 载 P S C
Dspsl
定时中断的周期
❖ CLKOUT×（TDDR＋1）×（PRD＋1） ❖ 其中：
▪
启动定时器
❖ 开放定时中断：
▪ （1）将IFR中的TINT位置1，清除尚未处理完的定时器中断
▪ （2）将IMR中的TINT位置1，开放定时中断
▪ （3） 将ST1中的INTM位清0，从整体上开放中断
❖ 复位时:
百度文库
▪ TIM和PRD都置成FFFFh，定时器的分频系数（TCR和TDDR位） 清0，定时器开始工作
精品
§1.9 在片外围电路
❖ 通用I/O引脚：XF和BIO ❖ 定时器 ❖ 时钟发生器 ❖ 主机接口('C542、'C545和'C548) ❖ 软件可编程等待状态发生器 ❖ 可编程分区开关 ❖ 串行口
Dspsl
§1.9.1 通用I/O引脚
❖ 受软件控制的专用引脚：BIO和XF
▪ CLKOUT－时钟周期 ▪ TDDR－定时器分频系数 ▪ PRD－定时器时间常数
Dspsl
定时器的用法
❖ 关闭定时器：
▪ 只要将TCR的TSS位置1，切断时钟输入，定时器停止工作，减小 功耗
❖ 定时器初始化：
▪ （1） 将TCR的TSS位置1（关闭定时器）
▪ （2） 加载PRD
▪ （3） 加载TCR（使TDDR初始化，令TSS位为0，TRB位置1），
1
1
1 用内部振荡器，频率除以 2 用内部振荡器，频率除以 2
1
0
1 用外部时钟源， PLL×1 用外部时钟源， PLL×1
0
1
1 停止方式**
停止方式**
*根据不同器件，选择方案 1 或者方案 2。
**停止方式:其功能等效于 IDLE3 省电方式;但是，要省电还是推荐用 IDLE3 指令
而不用停止方式，因为 IDLE3 便 PLL 停止工作，复位或非屏蔽中断到来时可以
3个寄存器均是存储器 映像寄存器
Dspsl
定时器控制寄存器（TCR）
1 5 -1 2 1 1 1 0 9 -6 5 4 3 -0 保 留so ft F r e e P S C T R B T S S T D D R
(TCR)中包含有定时器的控制位和状态位
Dspsl
定时器控制寄存器（TCR）
位 15~12
以 PR D 中 的 数 加 载 TIM ， 以 及 以 TD D R 中 的 值 加 载 PSC 。
TRB 总 是 读 成 0
4 TSS
0 定 时 器 停 止 状 态 位 ， 用 于 停 止 或 启 动 定 时 器 。 复 位 时 ， TSS
位清零，定时器立即开始定时。
TSS=0 定 时 器 启 动 工 作
0
0
0 用外部时钟源，PLL×3 用外部时钟源，PLL×5
1
1
0 用外部时钟源，PLL×2 用外部时钟源，PLL×4
1
0
0 用内部振荡器，PLL×3 用内部振荡器，PLL×5
0
1
0 用外部时钟源，PLL×1.5 用外部时钟源，PLL×4.5
0
0
1 用外部时钟源，频率除以 2 用外部时钟源，频率除以 2
恢复工作。
不用PLL： CPU时钟频率 ＝ 0.5 ×（外部时钟或内部振荡器频率） 利用PLL： CPU时钟频率 ＝ N ×（外部时钟或内部振荡器频率）
Dspsl
软件可编程PLL
❖ 对时钟方式寄存器（CLKMD）进行编程，可以： ▪ (1) 提供各种时钟乘法器系数 ▪ (2) 控制PLL的通和断 ▪ (3) 控制时钟发生器的工作方式 ▪ (4) 自动延迟定时，直到PLL锁定
❖ BIO引脚用法举例：
• XC 2，NBIO
• BIO为低，执行后面1条双字或2条单字指令
❖ XF引脚用法举例：
• SSBX
XF
• RSBX XF
Dspsl
§1.9.2 定时器
图1－33 片内定时器方框图
PRD :周期寄存器 TIM :定时寄存器 （-1计数器） TCR :定时器控制寄存 器 TDDR:定时器分频系数 寄存器 PSC：定时器预先定标 计数器
Dspsl
§1.9.3 时钟发生器
❖ 组成：内部振荡器和锁相环（PLL）电路两部分 ❖ 参考时钟：
▪ 方法1：外接晶体
X1
X2/CLKIN
Crystal
C1
C2
▪ 方法2：外部时钟信号由引脚X2/CLKIN输入（X1空着）
Dspsl
‘C54x PLL的配置形式
❖ PLL兼有频率放大和信号提纯的功能。外部频率 源的频率可以比CPU机器周期CLKOUT速率低。
－ 定 时 器 预 先 定 标 计 数 器 。 这 是 一 个 减 1 计 数 器 ， 当 PSC 减
到 0 后 。 TD D R 位 域 中 的 数 加 载 到 PSC ， TIM 减 1
5 TRB － 定 时 器 重 新 加 载 位 ，用 来 复 位 片 内 定 时 器 。当 TRB 置 1 时 ，
❖ 时钟发生器的工作方式： ▪ (1) PLL方式:输入时钟（CLKIN）×（0.25~15） ▪ (2) DIV(分频器)方式:输入时钟（CLKIN÷2或4)
Dspsl
表1－28 复位时设置的时钟方式
引脚状态
CLKMD寄存器
CLKMD1 CLKMD2 CLKMD3
复位值
时钟方式
0
0
0
0000h 用外部时钟源，频率除以2
❖ C54X两种形式PLL：
• 硬件配置的PLL（‘C541、‘C542、‘C543、 ‘C545和‘C546）
• 软件可编程PLL（‘C545A，‘C546A和‘C548）
Dspsl
表1－30 时钟方式的配置方法
引脚状态
时 钟 方 式*
CLKMD1 CLKMD2 CLKMD3
选择方案 1
选择方案 2
1
1
0
1000h 用外部时钟源，频率除以2
11 soft 10 Free
功
能
－ 保 留 ;读 成 0
0 Soft 和 Free 位 结 合 起 来 使 用 ， 以 决 定 在 H L L 调 试 程 序 遇
0 到断点时定时器的工作状态。
Free soft
定时器状态
0
0 定时器立即停止工作
0
1 当计数器减到 0时停止工作
1
× 定时器继续运行
9~6 PSC
TSS=1 定 时 器 停 止 工 作
3~0 TDDR 0000 定 时 器 分 频 系 数 。 按 此 分 频 系 数 对 CLKOUT 进 行 分 频 ， 以
政 变 定 时 周 期 。当 P S C 减 到 0 后 ，以 T D D R 中 的 数 加 载 P S C
Dspsl
定时中断的周期
❖ CLKOUT×（TDDR＋1）×（PRD＋1） ❖ 其中：
▪
启动定时器
❖ 开放定时中断：
▪ （1）将IFR中的TINT位置1，清除尚未处理完的定时器中断
▪ （2）将IMR中的TINT位置1，开放定时中断
▪ （3） 将ST1中的INTM位清0，从整体上开放中断
❖ 复位时:
百度文库
▪ TIM和PRD都置成FFFFh，定时器的分频系数（TCR和TDDR位） 清0，定时器开始工作