简易公用电话计时器

电子技术课程设计

简易公用电话计时器

、设计任务与要求

简易公用电话计时器是一种用数字显示的计时装置，具体要求如下:

1每一秒钟计时一次

2 •具有手动复位功能,

3.每一分钟报警一次要求完成的任务如下：

1.画出整体电路图，选用大规模可编程逻辑器件ISP或FPGA实现。

2.用设计软件对可编程器件进行设计输入、设计仿真和器件编程，使器件具

有所规定的逻辑功能。

3.安装调试所设计的电路，使之达到技术指标要求。

4.分析实验结果。

［、总体框图

1.简易公用电话计时器总体框图如下所示：

图1.简易公用电话计时器总体框图

2.设计思路及模块功能

实验任务的第一步是要提供一个标准时间，即提供一个周期为一秒的方波信

号。由于最大计时为59分59秒，因此设计需要四位计数电路，即秒个位、秒十位、

分个位、分十位。计数之后进行译码显示。同时在一分钟的时候给报警电

路一个脉冲信号，从而达到报警的目的。另外还需要手动复位开关

（1）秒脉冲发生器

本实验选用555计时器组成多谐振荡器发出的脉冲经过串联的两个十进制 计数器组成的分频器，从而获得1HZ 的秒脉冲。电路图如下图所示:

• " ' " " ' ■ r ■ ■ r ■ ■ ―' t r • i r ・ ！■

p

■

p

• r i e ■ " —" — • ―" — •" ・ ・ •

h.s_s.d_

a. __

>_ : _ li !■ a ■ ti a ■

■ ・・・ a ■

■ n ■

■

■ n ■

■ n a ■ ti r ■ i ・

■

■ n n ■ n ti ■

・m ・

■ n

■ ■

* « ■!

- S ，

■* ■!

■

dh Id kid

bidkd dLJ

aid

bl

4.1

Jh ：

db

dL

Idi-cia

LJ & IJb

Id hid : -

1

■ 1

' ■ 1

" ■ 1

■ ■ ■ 1

■ B 1

■ ... ...................... ■ 1

'

■ ■

........................................... ...................... --■ ............ I ---------- # ................... .............................................................. -- I

J G

I J K I J

LI

LI a

I. <■

Q I.

4

KI

LI

JGI

JL

lab

13

JG

■.<■«

I. 4L

IJ

EIJ

I -

................................................................................................... a- ■ ■

..... . .......... …

，‘

图2.秒脉冲发生器

（2） 分频器

由两个74LS160组成一个100进制计数器，与多频振荡器连接，将 1OOHZ 脉冲分频至1HZ

（3） 译码显示

秒个位、秒分位、分个位、分十位分别位 10、& 10、6进制计数器。秒、

分个位均为十进制，即显示0~9.秒、分十位为6进制计数器，显示0~5、

（4） 手动复位 （5） 报警装置

三、选择器件

74LS160 十进制加法计数器

6个 555 555计时器

1个 74LS20

双四输入与非门

1个 74LS04 3极管非门

1个

・.vtr

•

p

R3T -

" ・ ・

■ ■ • BIS •

- •-

・- TM - ・'

TRI ■

■-

f r -

E

COB •

- •-

'■ '^HD'

i ・

lOOnF

C

EHP EOT

<:C=- CLK

MLS I tiO N

If

XI

LL

C=f=- CLK

74LS160N

U0

E ；

B

■ a • ■ Qt 1

EHP ・

"'MO

込画…

......... HC 0

A LQMJ … ^CLR

电阻 50K 欧

1个 电阻 100K 欧滑动变阻器

1个 开关

单刀单掷开关

1个 DCD-HEX LED 显示屏

4个

表1 器件列表

下面简略介绍下这些器件：

1) 74LS160的应用

它是同步十进制加法记数器，当 LOAD 端输入底电平时处于预置数状态，D0 D1、

D2 D3的数据将会在CP 上升沿到达时被置入 Q0 Q1 Q2 Q3中，它的预 置数是同步

的。右图是74LS160的引脚分配图，图中LD 为预置数控制端，D0-D3 为数据输入端，

C 为进位输出端，RC 为异步置零端，Q0-Q3位数据输出端，EP 和ET 为工作状态控制

端。

CLR[ y

16 ]v

cc CLK[ 2 15 ]RCO A[ 3 ]4 ]Q A B[ 4 13 ]Q B c[ 5 12 ]Q 「

D[ 6 11 ]Q D ENP[ 7 10 ]ENT GND[

8

g ]LC)AD

图(3-A )

74LS160的逻辑符号 £

ABCD

PT

NN

EE

图(3-B )逻辑框图