Flash丢失文件系统破坏原因分析
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 上电及下电时序可编程，不需要外接电容。 • 调试方便灵活，缩短产品上市时间。
POWER 2 YOU 2.0 Page: 5 © 2011 Lattice Semiconductor
Lattice power manager电压监控精度优于0.7%
POWER 2 YOU 2.0
Page: 6
© 2011 Lattice Semiconductor
Lattice power manager 复位响应时间小于100us
POWER 2 YOU 2.0
Page: 7
© 2011 Lattice Semiconductor
Lattice power manager 上电时序控制灵活
V
Open Loop •Enable 1.2V •Wait 5ms •Enable 2.5V
t
Page: 8
© 2011 Lattice Semiconductor
0V75 Ref
0V75 Ref
1V5 DDR
0V75 Ref
3.即使DDR电源先于其它电源异常， Flash Corruption 也不会发生， 因为CPU已经被复位
1V Core
1V Core
3V3 I/O
3V3 I/O
Reset Generator
2. CPU Reset 立即生效
Main Routine
0V75 Ref
1V5 DDR 0V75 Ref 1V Core 3V3 I/O
Reset Generator
Main Routine
CPU Reset
CPU
DDR Flash Update Routine
4. 由于对电压的监控精度不够或 者响应时间太慢，在电压异常后， CPU Reset信号很晚才发出，此时 FLASH文件系统已经被破坏
POWER 2 YOU 2.0
Page: 2
© 2011 Lattice Semiconductor
Lattice的Power Manager 可以解决Flash corruption问题 电压监控精度0.7%, 响应时间 64 us
1. 故障: CPU核电压最先掉电 至正常工作范围以外
1V5 DDR 1V5 DDR
V PGOOD
2.5 1.2 5ms t
1.2 t 5ms
V
Closed Loop •Enable 1.2V •Ensure PGOOD, wait 5ms •Enable 2.5V, ensure PGOOD
3.3
PGOOD
Closed Loop •Enable 1.2V •Ensure PGOOD •Enable 3.3V •If not PGOOD in <5ms, FAULT
5 Open Drain I/O
Non-Volatile Configuration JTAG
POWER 2 YOU 2.0
Page: 4
© 2011 Lattice Semiconductor
应用案例：POWR607可实现看门狗功能、电源缓起、热插拔、上下电时序控制
Master Reset
• 可监控6路电源，增加系统可靠性。
V
Closed Loop •Enable 1.2V, ensure PGOOD •Enable 2.5V, ensure PGOOD •Enable 3.3V, ensure PGOOD
PGOOD PGOOD PGOOD t
2.5 1.2 PGOOD
PGOOD
2.5 1.2
5ms
POWER 2 YOU 2.0
16
Macrocell
2X High Voltage MOSFET Driver
7 Outputs
• 2 Programmable
MOSFET Drivers • 5 Digital Open-Drain I/O
PLD
2 Digital Inputs Timers & Oscillator
32-pin QFN Package (5mm*5mm)
Flash Memory (Firmware)
3V3 I/O
2. CPU指令出现执行错误， 跑飞 并跳转至Flash update Routine 区块
3. 错误的数据被写回至Flash， 这时Flash的文件系统就破坏掉了， 也就是Flash Corruption
如果能够在某路电源出现问题的时候 尽快复位CPU，那么Flash Memory Corruption 的概率就会降低
4. 程序在DDR中的Main Routine区 块正常运行，而Flash Update Routine 区块用来做系统更新，以 备软件升级之用。
2. Reset Generator 释放CPU复位信号
Flash Memory (Firmware)
3V3 I/O
3. CPU 从FLASH执行BootLoader， 并将程序读到DDR
Lattice 电源管理芯片POWR607架构
wenku.baidu.com
Power Down Control
Powered down Mode < 10uA
6 Voltage Monitors
•Programmable Thresholds • Range - 0.67V to 5.7V • 192 Steps • Accuracy 0.5% (Typ)
CPU Reset
CPU
DDR Flash Update Routine
Flash Memory (Firmware)
3V3 I/O
Lattice Power Manager在电源出现问 题的时候能够有效防止Flash文件系统 被破坏
POWER 2 YOU 2.0
Page: 3
© 2011 Lattice Semiconductor
CPU小系统上电并正常运行
1. 上电顺序： 1V、1.5V&Vref 及 3.3V
1V5 DDR
0V75 Ref
1V5 DDR
0V75 Ref
1V Core
3V3 I/O
DDR Memory Contents
Reset Generator
CPU Reset
CPU
DDR
Main Routine Not Initialized Flash Update Routine
POWER 2 YOU 2.0
Page: 1
© 2011 Lattice Semiconductor
当系统下电或电源出现异常 每路电源掉电速度不同
1. 故障: CPU核电压最先掉电 至正常工作范围以外
1V5 DDR
5. 如果DDR电源先于其它电源异常， Flash Corruption 也可能发生
POWER 2 YOU 2.0 Page: 5 © 2011 Lattice Semiconductor
Lattice power manager电压监控精度优于0.7%
POWER 2 YOU 2.0
Page: 6
© 2011 Lattice Semiconductor
Lattice power manager 复位响应时间小于100us
POWER 2 YOU 2.0
Page: 7
© 2011 Lattice Semiconductor
Lattice power manager 上电时序控制灵活
V
Open Loop •Enable 1.2V •Wait 5ms •Enable 2.5V
t
Page: 8
© 2011 Lattice Semiconductor
0V75 Ref
0V75 Ref
1V5 DDR
0V75 Ref
3.即使DDR电源先于其它电源异常， Flash Corruption 也不会发生， 因为CPU已经被复位
1V Core
1V Core
3V3 I/O
3V3 I/O
Reset Generator
2. CPU Reset 立即生效
Main Routine
0V75 Ref
1V5 DDR 0V75 Ref 1V Core 3V3 I/O
Reset Generator
Main Routine
CPU Reset
CPU
DDR Flash Update Routine
4. 由于对电压的监控精度不够或 者响应时间太慢，在电压异常后， CPU Reset信号很晚才发出，此时 FLASH文件系统已经被破坏
POWER 2 YOU 2.0
Page: 2
© 2011 Lattice Semiconductor
Lattice的Power Manager 可以解决Flash corruption问题 电压监控精度0.7%, 响应时间 64 us
1. 故障: CPU核电压最先掉电 至正常工作范围以外
1V5 DDR 1V5 DDR
V PGOOD
2.5 1.2 5ms t
1.2 t 5ms
V
Closed Loop •Enable 1.2V •Ensure PGOOD, wait 5ms •Enable 2.5V, ensure PGOOD
3.3
PGOOD
Closed Loop •Enable 1.2V •Ensure PGOOD •Enable 3.3V •If not PGOOD in <5ms, FAULT
5 Open Drain I/O
Non-Volatile Configuration JTAG
POWER 2 YOU 2.0
Page: 4
© 2011 Lattice Semiconductor
应用案例：POWR607可实现看门狗功能、电源缓起、热插拔、上下电时序控制
Master Reset
• 可监控6路电源，增加系统可靠性。
V
Closed Loop •Enable 1.2V, ensure PGOOD •Enable 2.5V, ensure PGOOD •Enable 3.3V, ensure PGOOD
PGOOD PGOOD PGOOD t
2.5 1.2 PGOOD
PGOOD
2.5 1.2
5ms
POWER 2 YOU 2.0
16
Macrocell
2X High Voltage MOSFET Driver
7 Outputs
• 2 Programmable
MOSFET Drivers • 5 Digital Open-Drain I/O
PLD
2 Digital Inputs Timers & Oscillator
32-pin QFN Package (5mm*5mm)
Flash Memory (Firmware)
3V3 I/O
2. CPU指令出现执行错误， 跑飞 并跳转至Flash update Routine 区块
3. 错误的数据被写回至Flash， 这时Flash的文件系统就破坏掉了， 也就是Flash Corruption
如果能够在某路电源出现问题的时候 尽快复位CPU，那么Flash Memory Corruption 的概率就会降低
4. 程序在DDR中的Main Routine区 块正常运行，而Flash Update Routine 区块用来做系统更新，以 备软件升级之用。
2. Reset Generator 释放CPU复位信号
Flash Memory (Firmware)
3V3 I/O
3. CPU 从FLASH执行BootLoader， 并将程序读到DDR
Lattice 电源管理芯片POWR607架构
wenku.baidu.com
Power Down Control
Powered down Mode < 10uA
6 Voltage Monitors
•Programmable Thresholds • Range - 0.67V to 5.7V • 192 Steps • Accuracy 0.5% (Typ)
CPU Reset
CPU
DDR Flash Update Routine
Flash Memory (Firmware)
3V3 I/O
Lattice Power Manager在电源出现问 题的时候能够有效防止Flash文件系统 被破坏
POWER 2 YOU 2.0
Page: 3
© 2011 Lattice Semiconductor
CPU小系统上电并正常运行
1. 上电顺序： 1V、1.5V&Vref 及 3.3V
1V5 DDR
0V75 Ref
1V5 DDR
0V75 Ref
1V Core
3V3 I/O
DDR Memory Contents
Reset Generator
CPU Reset
CPU
DDR
Main Routine Not Initialized Flash Update Routine
POWER 2 YOU 2.0
Page: 1
© 2011 Lattice Semiconductor
当系统下电或电源出现异常 每路电源掉电速度不同
1. 故障: CPU核电压最先掉电 至正常工作范围以外
1V5 DDR
5. 如果DDR电源先于其它电源异常， Flash Corruption 也可能发生