毕业设计电子时钟制作

目录

一、设计目的方案 (3)

二、设计原理图框图 (4)

三、时钟分频电路…………………………………………………5-8

四、调时消抖电路……………………………………………. 9-12

五、编码译码显示电路…………………………………………13-14

六、整点报时电路 (15)

七、DXP总电路图 (16)

八、PCB板电路图 (17)

九、Multisim 10 仿真电路图 (18)

十、总结 (19)

附录：元件清单 (20)

一、设计目的

1. 熟悉集成电路的引脚安排。

2. 掌握各芯片的逻辑功能及使用方法。

3. 了解面包板结构及其接线方法。

4. 了解数字钟的组成及工作原理。

5. 熟悉数字钟的设计与制作。

二、设计方案

1．设计指标

时间以24小时为一个周期；

显示时、分、秒；

有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。2．设计要求画出电路原理图（或仿真电路图）；

元器件及参数选择；

电路仿真与调试；

3．编写设计报告

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、设计原理及其框图

1．数字钟的构成

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、

“时”，报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图所示为数字钟的一般构成框图

四、时钟分频电路设计

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。晶体震荡电路采用32768Hz的晶振和555时钟电路（利用555定时器NE555加上一些

电阻、电容元件构成的多谐振荡器来产生秒信

号, 提供给秒计数器用）作为信号发生器，但相比之下用晶振的精确度和稳定性要高于555电路，因此本来采用32768HZ晶振做信号震荡电路。具体内容如下：

该电路产生的脉冲周期的计算公式为:T! (R 1+2R 2)C ln2≈0.7(R 1+2R 2)C

将图中电阻(R)、电容(C)元件的参数代入上式, 可得脉冲周期为T ≈0.987 s, 与标准值误

差为-1.3%。这样一天下来, 该数字钟就要快1 123 s, 将近19 min。另外, 由于电阻、电容生产工艺的限制, 它们本身的实际值与标称值之间也存在着比较大的误差。可见, 用该电路产生的秒信号的准确度是较低的。另外, 该电路产生的秒信号的稳定性比较差, 在接线的过程中, 有时会出现电路停振, 没有信号输出的现象; 或者输出信号不够强, 一将时、分、秒计数器连接起来, 输出脉冲的幅值明显下降, 频率增大。

用晶振+分频电路构成秒信号电路

为了提高秒信号准确性和稳定性, 利用石英晶体来构成振荡电路。由于石英晶体的选频特性

非常好, 只有某一频率点的信号可以通过它, 其它频率段的信号均会被它所衰减,

而且, 振荡信号的频率与振荡电路中的R、C元件的数值无关。

因此, 这种振荡电路输出的是准确度极高的信号。然后再利用分频电路, 将其输出信号转变为秒信号, 其组成框图如图2。

其中, 晶体振荡电路采用图3所示电路。

该电路所用晶振的标称值为32 768 Hz, 振荡信号经过两个非门G1、G2后输出的是标准的、频率为32 768 Hz的矩形波信号。分频电路采用14位二进制串行计数器! 分频器CD4060。图" 为CD4060的管脚图。Q4~Q14等为不同频率的信号输出端, R端为清零端, 高电平有效。

改进后的电路如图5所示。由于CD4060的内部已集成有非门, 因此图# 中的非门G1、G2可以

省去, 而将振荡电路直接接到其反相器输入! 输出端, 这样就有频率稳定的信号从CD4060的各输出端( Q4~Q14) 输出。由于CD4060的输出端Q4~Q14的输出信号为初始振荡信号的2n次分频,Q14端输出信号的频率为2 Hz, 也就是说, 它的周期T $ 0.5 s, 不是秒信号, 还须经过一次分频,输出的才是秒信号。因此, 在Q14端后面接一个由JK触发器构成的T'触发器, 再次分频。这样JK触发器输出端Q15的输出信号即为秒信号, 供秒计数器用。

3 改进后电路性能的提高

按图5接好线后, 用示波器观察CD4060 CP0端的输出信号, 为一矩形波, 示波器显示该信号

的频率为32 755 Hz。测量Q15端的信号, 输出矩形波的幅值达到4.0 V, 足够驱动计数器。经过一个星期的试运行, 该电路没有出现停振的现象;也没有出现原电路那种负载能力低、脉冲周期发生变化的现象, 整个数字钟的工作正常。可见采用该电路, 大大提高了秒信号的准确性和稳定性, 电路也不复杂。

校时电路

校时电路的设计

当数字计时器接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字计时器应具备的基本功能。为使电路简单。这里只进行分和小时的校对。

对校时电路的要求是，在小时校正时不影响分和时不影响秒和小时的正常计数。

校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲做校时脉冲，（图2.5）为校“时”，校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关。校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。秒的正常计数；在分校正

本设计采用“快校时”。

需要注意的是，校时电路是由与非门构成的组合逻辑电路，可用芯片74LS00和74LS04实现。开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1，C2可以缓解抖动。

2.3.2 芯片功能及管脚介绍

（1）74LS00管脚如图（2.5）