PCB设计中降低开关噪声方法详述

PCB设计中降低开关噪声方法详述

并没有很多方法可以快速地对它的值进行评估。只有对封装和电源分配系统进行仔细的检查和详细的仿真才能得出一个较为合理结果。因为影响SSN 的因素实在是太多了，所以不可能要求得到一个精确的答案，而且要评估的几何体都是自然的三维结构，很大程度上还取决于单个芯片的封装（或者连接器）和管脚分布。由于这个问题的困难度，所以建议对SSN 的估算最好是通过仿真和测量的双重途径。而对于这种噪声源的控制，也只能遵循一些通用的规则。根据同步开关噪声的产生原因，我们可以从去耦电容的放置，驱动级，以及芯片封装等主要几个方面讨论如何在设计中减小SSN，并分别对其进行仿真比较。

在实际设计中，经常加去耦电容于PCB 和MCM 系统抑制同步开关噪声。理论上若去耦电容足够大并靠近有源电路，则可消除SSN噪声，如图所示。但电容本身和通孔、电源板都有寄生电感，如果所有的电感之和远大于实际电源总线的电感，则不管去耦电容多大，也没有去耦效果. 如两电感值相等，则即使加更大的电容，去耦效率也仅为一半或更低。

不同去耦电容下的同步开关噪声

因此，为了有效地抑制同步开关噪声，倾向使用自激频率比较高、高Q 值的中等电容(约1～10nF)分布于整个模块(因为大表面封装电容(如≥100nF)通常寄生电感大)。

在电路设计中可通过在芯片内部加去耦电容（即在GNDINT与V DD INT之间加去耦电容）的办法减小SSN的作用，如图所示：

去耦电容降噪声电路

利用软件对SSN进行具体分析时，可以构建图电路模型结构进行Spice仿真。驱动端的输出缓冲器的详细模型可以如图所示：

输出缓冲器建模

对一般模型进行具体仿真分析，将三条信号线其中一条为开关状态(高电平为3.3V，低电平0V)，另外两条分别保持高电平和低电平，负载用25pF的电容模拟。

上图为仿真的结果，其中横坐标表示时间（单位；ns），纵坐标表示电压（单位：V）：

(a)为有状态切换的信号线负载端电压波形；

(b)为片内驱动器获得的供电电压波形；

(c)为保持低电平的驱动器负载端电压波形；

(d)为保持高电平的驱动器负载端电压波形。

SSN的仿真结果

各图中从上到下依次对应没有去耦电容、有0.11μF片外去耦电容、有l0pF片上去耦电容以及片上去耦电容和片外去耦电容同时存在时的情况。

从图(a)可以看出，没有去耦电容时，电压波形存在过冲和轻微的振铃，加入片外去耦电容后波形变得十分理想，说明这些效应都是由电源供电电感造成的。片上去耦电容的使用抑制了过冲，但是却出现了高频振荡，这是片上去耦电容和封装电感相互作用的结果，而同时使用片外和片上去耦电容可以获得非常干净的波形。

图(b)说明没有去耦电容时片内驱动器获得的电压围绕3.3V有较大的波动，使用片外去耦电容减小了这个波动，但没有完全消除，因为封装电感也引入噪声，而片上去耦电容的使用几乎完全消灭了轨道塌陷噪声，这时再增加片外去耦电容己经看不到明显的效果。值得一提的是片外去藕电容的容量为片上去耦电容的一千倍，但是在这里使用的效果却不如后者。

从图(c)可以发现，没有使用去耦电容时，保持低电平的驱动器负载端电压波动约为±0.1V，这个电压虽然不足以导致接收器的误触发，但是这只是单个驱动器开关的情况，如果成百上千个驱动器同时开关，电压波动将导致接收器对信号的错误接收；单独使用片外或片上去耦电容都可以少量减小这个影响，但在这两者同时使用时才能获得最好抑制效果。

图(d)和上述情况相似，没有去耦电容时，保持高电平的驱动器负载端电压波动约为±0.3V，片外和片上去耦电容都能起到一定作用，而同时使用这两者时得到的波形最为理想。

通过上述比较就可以看出使用去耦电容在减小SSN方面的作用，而且这也是很容易实现的，实际的数字系统设计中其应用也很普遍的。需要注意的是芯片内去耦电容不能够减小MCM或PCB上电源网络的开关噪声，因为MCM或PCB上的回路电流不通过芯片内去耦电容。

2. 旁路电容的放置

在高速PCB设计中，在电源管脚附近放置滤波电容就是为了消除电源扰动以及地弹噪声。设计者应该尽可能的选择寄生电感小的旁路电容并合理的将其放置在PCB中。下面简要讨论一下器件电源管脚旁路电容的放置。下图分析了电容的四种放置方式：

最优旁路电容的放置

电源滤波电容的放置位置

如图所示为旁路电容的一种放置方式。将芯片的地管脚直接通过一个低阻抗的过孔D(一般过孔的寄生电感约为1～2nH)连接到地平面上，这样芯片地管脚上的地弹噪声将通过过孔流入到地平面上，抑制了地弹噪声对芯片的影响。芯片的电源管脚通过一小段传输线（通常约为50～80mil长，寄生电感约为1～1.6nH）连接到电容的电源盘垫上，电容的电源盘垫和地盘垫直接通过过孔连接到电源平面和地平面上，这样电源管脚到地平面之间也将有一条低阻抗的通路，有效的克服了电源管脚上的电源噪声对芯片的影响。同时旁路电容附近的电源层上的噪声也将通过过孔B、旁路电容、过孔C这样一条低阻抗通道流入到地平面上，这样的放置方式有效的抑制了噪声对芯片以及电源和其他系统的影响。

如图(b)所示，将过孔B放在电容电源管脚和芯片电源管脚之间，这样将增加通路A的环路电感，当电容和芯片不是位于同一层时，一般采用这种方式。

如图(c)所示，将电容电源管脚处的电源过孔B改打到接近芯片电源管脚A处，这种放置方式类似于上述第二种放置方式，将导致环路电感的增加，此方式应避免。

如图(d)所示去掉电容电源管脚和芯片电源管脚之间的传输线，而将芯片电源电容电源管脚和芯片电源管脚之间通过大的电源平面

连接到一起，这样通路A 包括：两个过孔、一个电源平面、一个电容，也同样增加了环路的电感，而且噪声将对电源平面带来不可预知的影响，另外还增加了过孔的数量，减少了板子上的布线面积。此方式也应尽量避免。

从驱动的角度考虑，我们设计了一个具体的降噪电路，如图所示，这个电路在原来模型电路的基础上多加一级驱动，它可以有效地延长电压的上升和下降时间。左边的逻辑电路有两个作用，既可以作为后