计算机组成与设计第三版第八章课后答案

8.30 DMA传输方式的优点是什么？DMA接口中通ቤተ መጻሕፍቲ ባይዱ应包括哪些逻辑 部件？各自的功能是什么？


答：DMA传输方式的优点是：实现高速 I/O设备与主存储器之间成批 交换数据的输入/输出。 DMA 接口中通过包括一般通用可编程接口卡的全部组成部分。主要 由以下几部分组成： 1、主存地址计数器，用于存放读写主存用到的主存地址。 2、数据数量计数器，用于存放传送数据的数量。 3 、DMA 的控制 / 状态逻辑，由控制和状态等逻辑电路组成，用于修 改主存地址计数器和数据数量计数器，指定传送功能，协调 CPU 和 DMA信号的配合与同步。 4、DMA请求触发器，接收并记忆设备送来的请求数据传送的信号。 5、数据缓冲寄存器，用于存放高速设备与主存之间交换的数据。 6、中断机构，中断请求发生在数据数量计数器计数到0值时，用于 向CPU报告本组数据传达完成，并等待新的传送命令。




8.16 解释下列术语：总线周期，总线周期类型，总线的等待状态，正 常总线周期，burst总线周期，同步传输控制，异步传输控制。
答：总线周期：是通过总线完成一次内存读写操作或完成一次输入输出设备的读写 操作所必需的时间。 按照总线周期区分为内存读周期、内存写周期、I/O读周期、I/O写周期4种类型。 被读写的内存和外设的的运行速度低，不能在这一个数据时间内完成读写操作，就 必须再增加一到几个数据时间用于继续完成读写操作，在增加了这一到几个数据时 间里，称总线处于等待状态。 如果每次数据传输都要用两个时间（地址时间、数据时间）组成的完整的总线周期 完成读写，则称这种总线周期为正常总线周期 (normal bus cycle)，每次只能传输 一个数据。 在给出一次地址信息（一个地址时间）后，接着用连续的多个数据时间依次传输多 个数据，这种运行方式可提高数据传输速度，称为总线的急促传输方式（ burst mode）。 同步传输控制是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步， 这个时钟信号通常可以由CPU的总线控制逻辑部件提供，称为总线时钟。 异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号， 采用“应答方式”解决数据传输过程中的时间配合关系，而不是共同使用同一个时 钟信号进行同步。
8.24中断在计算机系统中的作用有哪些？



答：中断是在完整运行一个程序的过程中，断续地以“插入”方式执行一 个完成特点处理功能的程序段。其作用： 1. 中断是一种重要的输入输出方式，它不仅可以减少CPU用于完 成入出操作的时间，而且使设备准备数据（完成读写操作）和CPU并行执行， 还支持多台设备并发地和CPU交换数据，从而极大的提高了计算机系统的总 体性能；在用多台处理机构建成一个计算机系统时，中断是解决I/O设备之 间进行信息传送和功能分配、任务切换的关键机制。 2. 硬件故障报警与处理；如果出现硬件故障，发出硬件故障中断， 由CPU启动相关的中断处理程序来处理。 3. 支持多道程序并发运行，提高计算机系统的使用效率。 4. 支持实时处理功能，可以把计算机用于各种过程的实时控制系 统。 5. 中断是支持人机交互与联系的重要手段。




8.20通用可编程接口应由哪些部件组成？各自的功能是什 么？



答：为了尽量减少接口卡的种类，人们总是希望用同一块接口卡能 提供出更多的功能，并且能灵活选择其运行功能和运行的控制参数， 这样的接口卡被称为通用可编程接口。 接口卡上通常有接口命令寄存器，存放CPU 发来的控制命令；有状 态寄存器，由设备运行设置其值，供 CPU 通过读操作来了解设备接 口的运行状态。 接口卡上通常还有一到几个用于数据缓冲的寄存器，以便适当降低 CPU和设备直接耦合的程度，解决它们运行速度不匹配的矛盾。 接口卡上通常还有处理中断请求、屏蔽和判优等逻辑线路，这是属 于总线从设备类型的设备主动向 CPU提出自己操作要求的重要机制。
计算机组成原理第八章习题
8.15计算机总线的功能是什么？通常用什么类型的器件构成总线？为 什么？从功能区分，总线由哪3部分组成？各自对计算机系统性能有什 么影响？
答：计算机总线是计算机的各部件之间传输信息的公共通路，包括传输数据（信息） 信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。 由于总线上往往要连接许多部件或设备，传输的距离较长，负载比较重，故要求总 线线路有更强的驱动能力。总线的硬件组成，通常选用集电极开路输出的电路，或 输出端有高阻态输出支持的电路。这样的线路的输出端可以直接连接在一起并通过 为其中某个门给出低电平（0V）的控制信号，为其他门给出高电平（4V）的控制信 号，实现把多路输入中的某一路信息送到总工线上。 从总线各自承担的不同功能，分成数据总线、地址总线、控制总线3部分。 数据总线在计算机部件之间传输数据信息，它的时钟频率和宽度的乘积正比于它支持的 最大的数据输入输出能力。 地址总线在计算机部件之间传输地址（内存地址、 I/O 地址）信息，它的宽度决定了系 统可以寻址的最大内存空间。 控制总线给出总线周期类型、I/O操作完成的时刻、DMA周期、中断等有关的控制信 号。
8.31 简述一次DMA处理的完整过程。
答：一次DMA传送过程由传送前的预处理、数据传送、传送结束3个阶段组 成。 传输前的预处理是由CPU完成的。当CPU执行到读写I/O设备调用语句时，启 动DMA传送过程，向DAM卡送入设备识别信号、启动设备，测试设备运行状 态，送入内存地址初值，传送数据个数， DMA 的功能控制信号等，之后， CPU继续执行原来程序。 数据传送在DMA卡控制下自动完成。DMA卡向CPU发出请求总线使用权的信号， 若总线空闲，总线控制器将送响应回答信号给 DMA卡，DMA卡取得总线使用 权，清“0”DMA请求触发器以撤消请求总线的信号，并启动数据传送过程。 DMA在传送过程中还要完成对内存地址计数器和数据数量计数器的计数操作， 并通过检查数据数量计数器是否为0，决定要启动下一次传送，还是结束本 批全部数据的传送过程。 传送结束处理，是由数据数量计数器的值为0引发出来的。当数据数量计数 器的值为0时，DMA将向CPU发出中断请求信号，CPU响应这一请求后，转入 中断服务程序；检查是否结束数据传送。
8.29简述一次中断处理的完整过程。


答：一个完整的中断过程由中断请求、中断响应和中断处理3个阶段组成。 一次中断处理过程通常要经过如下几个步骤完成： 1. 中断请求：由中断源发出并送给CPU的控制信号。 2. 关中断：保证在此之后的一小段时间内CPU不能响应新的中断请求。 3. 保存断点，保护现场：用中断隐指令实现。断点和现场信息一般保存在 堆栈中，保存信息一定要完整完成，以保证被停下来的程序得以继续正常运行。 4. 判别中断源，转中断服务：找出中断服务程序的入口地址。多个中断源 时找出中断优先级最高的中断源。 5. 开中断，以便尽快地进入可以响应更高级别中断请求的运行状态。 6. 若有更高级别中断请求到来，则进行新的中断响应过程。 7. 执行中断服务程序，完成后准备返回主程序，为此，执行关中断。 8. 恢复现场，恢复断点。 9. 开中断。关中断和开中断是为了保证能完整的恢复现场的操作。开中断 之后，若有更高级别中断请求来到，则进入新的中断响应过程。 10. 返回断点。