计算机组成原理多层次的存储器

3冲关打D位高电M5元破缓缓器D器经4缓器器为高电到出2器输为储为位容、、、1开息的现充存器荷IONO和闭开容冲送冲关容位入元高线器线冲，重坏/M/高，缓低器、U读读=写读写关由电满放代—储STO刷；，上器到器闭上线缓位，上和 上 器打写性)打冲)充M=管0； ，放放0出1—使电荷电电表了S送—新O输输的和位和；存上冲线打的刷；关开的开器电11—和管行D打打经1(电用容量荷没存1S到后——缓1入入电输线刷输储，器上开高新行闭M)M/；I—位写管N选—开开读的刷容， 器 体 代 有储=存OO存 — 输冲缓数荷出上新出的通打；电缓 选 ，M输线到作线—，(出读新信上表电了器1RSS储O储输出器冲据通缓，缓缓过开行平冲线刷1容送出放管管电为为输/放出送缓0WS元位入缓关器过冲再冲冲输选给器为新(到缓，，管容电R入是冲冲闭/线电存，W； 上大器发送到DOUT， 即DOUT=1
3.1.1 存储器的分类
wk.baidu.com
1. 按存储介质分
双极型 半导体器件 MOS型 磁性材料——磁表面存储器(磁盘、磁带)
光材料——光盘
2. 按存取方式分
随机存储器：如半导体存储器 顺序存储器：如磁带 半顺序存储器：如磁盘、光盘
目录
3. 按存储内容的可变性分 (半导体存储器的分类)
MROM
只读存储器(ROM)
各级存储器之间的关系
CPU
寄 存 器
高速缓冲 存储器
主机
主存
外存 (辅存)
3.1.3 主存储器的技术指标
字存储单元、字地址；字节存储单元、字节地址 按字寻址的计算机、按字节寻址的计算机 存储容量——存储器中可以容纳的存储单元总数，
通常用字数或字节数表示(单位：K、M、G、T) 存取时间(存储器访问时间)——发出一次读操作命令
不可变或条件可变
PROM EPROM EEPROM
闪速存储器(FLASH) NAND FLASH
条件可变
NOR FLASH
随机读写存储器(RAM) SRAM
可变
DRAM
易失性存储器：断电后信息消失(如RAM) 4. 按信息易失性分
非易失性存储器：断电后仍能保存信息(如磁盘)
5. 按在系统中的作用分
控制存储器 高速缓冲存储器 主存储器 辅助(外)存储器
TB
存取时间 启动到完成一次存储 主存的速 ｎｓ 器操作所经历的时间 度
存储周期 连续启动两次操作所 主存的速 ｎｓ 需间隔的最小时间 度
存储器带宽 单位时间里存储器所 数据传输 位/秒，字节/
存取的信息量
速率
秒
3.2 SRAM存储器
内存采用半导体存储器，按信息存储的机理不同分类 静态随机读写存储器(SRAM——Static RAM) 动态随机读写存储器(DRAM——Dynamic RAM)
3.3.3 读/写周期、刷新周期
2. 刷新周期
刷新周期：典型值2ms、8ms16ms；某些器件可大于100ms 刷新操作以行为单位进行 刷新方式
集中式刷新 分散式刷新 异步式刷新
例：设某个存储器结构为10241024的存储矩阵 读/写周期为TC=0.5μs，刷新周期为8ms
电
电，字节级
电，块级
3.1.2 存储器的分级
设计存储器体系结构时应考虑——容量、速度和成本
高速缓冲存储器(cache)——高速小容量 半导体存储器
主存储器(主存)——存放计算机运行期 间的大量程序和数据；采用MOS半导体 存储器构成
外存储器(外存)——大容量辅助存储器
3.1.2 存储器分级结构
到该操作完成，将数据读出到数据总线上所经历的 时间；通常取写操作时间等于读操作时间 存储周期——连续启动两次读操作所需间隔的最小 时间，略大于存取时间 存储器带宽：单位时间里存储器所存取的信息量
指标
含义
表 现单 位
存储容量
一个存储器中可容纳 存储空间 字数，字节数
的存储单元总数
的大小 KB、MB、GB、
计算机组成原理
第三章 多层次的存储器
本章内容 3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 Cache存储器 3.7 虚拟存储器 3.8 奔腾系列机(IA-32体系结构)的虚存组织
3.1 存储器概述
存储位元、存储单元、存储器
内存储器 (CPU可直接访问)
半导体存储器类型
存储器类型
随机存取存储器 RAM 只读存储器ROM 可编程PROM 光擦可编程EPROM 电擦可编程 EEPROM 闪速存储器
种类 读-写存储器
一次编程只 读存储器
多次编程只 读存储器
可擦除性 写机制 易失性
电，字节级
电 易失
不能
掩模
紫外线，芯片级
非易失
例1：SRAM的写入时序如图。其中R/W是读/写命令控制线，当 R/W线为低电平时，存储器按给定地址把数据线上的数据写入 存储器。请指出该写入时序中的错误，并画出正确的写入时序 图。
3.3 DRAM存储器
3.3.1 DRAM存储元的记忆原理
——由一个MOS晶体管和电容器组成的记忆电路
目录
3.3.1 DRAM存储元的记忆原理
目录
3.2.1 基本的静态存储元阵列
1、存储位元——是一个触发器，具有两个稳定状态
2、三组信号线
地址线
行线 列线
数据线 控制线
64×4位
63
3.2.2 基本的SRAM逻辑结构
RAM
——存储体、地址译码器和读写控制逻辑
32K8
存储体(32K——256×128×8) 0 32767
地址译码器
——双译码(二级译码) x向(A0~A7 ) 、y向( A8~A14 )
读写控制逻辑(CS=0时)
读操作——OE=0，G2开启， G1关闭 写操作——WE=0，G1开启，G2关闭
3.2.3 读/写周期波形图
读周期
读出时间tAQ 读周期tRC
写周期
写时间tWD 写周期tWC
存取周期 取tRC= tWC
3.3.2 DRAM芯片的逻辑结构
以1M×4位的DRAM为例
与SRAM相比，增加的部件：
(1) 行、列地址锁存器—— 分时传送，RAS/CAS
(2) 刷新计数器及控制电路 ——按行刷新；刷新计数
器的长度、刷新地址 与读/写地址的切换
3.3.3 读/写周期、刷新周期
1. 读周期、写周期
——从RAS下降沿开始，到下一个RAS的下降沿为止的时间(连 续两个读周期的时间间隔)，通常取读周期=写周期