大学电子电路基础 第十章

10.4 数值比较器
一、1位数值比较器 1、真值表
A
0 0 1 1
B Y(A<B) Y(A=B) Y(A>B)
0 1 0 1
0 1 0 0
1 0 0 1
0 0 1 0
2、输出逻辑表达式
YA>B=AB YA<B=AB YA=B=AB+AB =AB+AB =YA<B + YA>B
3、逻辑图 A B
1 &
EO
GS
A0 ≥1
A1 ≥1 & &
A2 ≥1
≥1
&
&
1
1
1
1
1
1
1
1
1
1
1
1
I0
I1
I2
I3
I4
I5
I6
I7
EI
10.2
译码器
一．译码器的基本概念及工作原理
译码器——将输入代码转换成特定的输出信号 将输入代码转换成特定的输出信号 译码器 例：2线—4线译码器 4
写出各输出函数表达式： 写出各输出函数表达式：
由真值表直接写出表达式: 由真值表直接写出表达式:
C = AB
S = AB + AB = A ⊕ B
A B
=1
S
&
C
画出逻辑电路图。 画出逻辑电路图。
如果想用与非门组成半加器，则将上式用代数法变换 如果想用与非门组成半加器， 成与非形式： 成与非形式：
S = AB + AB = AB + AB + A A + B B = A( A + B ) + B( A + B) = A ⋅ AB + B ⋅ AB
C i = Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1
= Ai Bi + ( Ai ⊕ Bi )C i- − 1
S i = Ai ⊕ Bi ⊕ C i −1
C i = Ai Bi + ( Ai ⊕ Bi )C i- − 1
根据逻辑表达式画出全加器的逻辑电路图：来自百度文库
Y0 = EI AB
Y2 = EI AB
Y1 = EI AB
Y3 = EI AB
Y0 Y1 Y2 Y3
画出逻辑电路图：
& EI
1
&
&
&
A
1
B
1
二、集成译码器 二进制译码器74138 74138——3线—8线译码器 1.二进制译码器74138 3 8
Y0 &
Y1 &
Y2 &
Y3 &
Y4 &
Y5 &
≥1
1
&
Y(A<B) Y(A=B) Y(A>B)
二、多位数值比较器 常用多位数值比较器有74LS85， 常用多位数值比较器有74LS85， 74LS85 它能进行两个4位二进制数的比较。 它能进行两个4位二进制数的比较。 不进行片接时，其扩展端应满足： 不进行片接时，其扩展端应满足：
I(A<B) I(A=B) I(A>B) =011
Y6 &
Y7 &
1
1
1
&
1
1
1
1
G1 G2A G2B
A0
A1
A2
应用： 应用：实现组合逻辑电路
试用译码器和门电路实现逻辑函数： 例 试用译码器和门电路实现逻辑函数： L = AB + BC + AC 解：将逻辑函数转换成最小项表达式， 将逻辑函数转换成最小项表达式， 再转换成与非—与非形式。 再转换成与非 与非形式。 与非形式
0
例如做14+7的运算： (1110)2+(0111)2 =（10101）2 = 16+4+1 =（21）10
L = ABC + A BC + ABC + ABC
=m3+m5+m6+m7 =
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138 G1 G2AG2B 1 0 0 A 2 A 1 A0 A B C L &
m3 ⋅ m5 ⋅ m6 ⋅ m7 ⋅
用一片74138加一个与非门 用一片74138加一个与非门 74138 就可实现该逻辑函数。 就可实现该逻辑函数。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
S i = Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1
= ( Ai ⊕ Bi )C i −1 + ( Ai ⊕ Bi )C i −1 = Ai ⊕ Bi ⊕ C i −1
= A ⋅ AB ⋅ B ⋅ AB
C = AB = AB
由此画出用与非门组成的半加器。 由此画出用与非门组成的半加器。
A
•逻辑符 逻辑符 号
∑ S CO C B
A & B
& & & & C S
CO S ∑ A B
全加器——能同时进行本位数和相邻低位的进位信号的 2．全加器 能同时进行本位数和相邻低位的进位信号的 加法运算。 加法运算。
第十章
10.1
组合逻辑模块及其应用
编码器 译码器 数据选择器 数值比较器 加法器 半导体存储器
10.22 10.3 10.4 10.5 10.6
10.1 编码器
一.编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 编码 将特定的逻辑信号编为一组二进制代码。 将特定的逻辑信号编为一组二进制代码 能够实现编码功能的逻辑部件称为编码器。 能够实现编码功能的逻辑部件称为编码器。 二进制编码器， 指输入变量数 （ m ） 和输出变量数 二进制编码器 ， 指输入变量数（ 倍关系。 （n）成2n倍关系。
电路结构不同，扩展端的用法就可能不同， 电路结构不同，扩展端的用法就可能不同，使用 时应加以注意。 时应加以注意。
Y(A<B) Y(A=B) Y(A>B) I(A<B) I(A=B) 74LS85 I(A>B)
A3A2A1A0 B3B2B1B0
10.5
加法器
加法器是构成计算机中算术运算电路的基本单元。 加法器是构成计算机中算术运算电路的基本单元。 一、加法器的基本概念及工作原理 只能将两个1 1．半加器——只能将两个1位二进制数相加，不能将低位的进位 半加器 只能将两个 位二进制数相加， 信号纳入计算的加法器 列出半加器的真值表： 列出半加器的真值表：
即m和n之间满足下列关系: 之间满足下列关系:
2 n= m
二.二进制编码器
位二进制编码器有8个输入端， 个输出端， 3位二进制编码器有8个输入端，3个输出端， 所以常称为8 所以常称为 8线 —3线编码器 ， 其功能真值表 3线编码器， 见下表： 输入为高电平有效） 见下表：（输入为高电平有效）
编码器真值表 输 I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 I3 0 0 0 1 0 0 0 0 I4 0 0 0 0 1 0 0 0 入 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 输 A2 0 0 0 0 1 1 1 1 出 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1
由真值表写出各输出的逻辑表达式为： 由真值表写出各输出的逻辑表达式为：
A2 = I 4 I 5 I 6 I 7
A0 = I1 I 3 I 5 I 7
A1 = I 2 I 3 I 6 I 7
用门电路实现逻辑电路： 用门电路实现逻辑电路：
A2 & A1 A0 & &
1
1
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
优先编码器——允许同时输入两个以上信号，并 允许同时输入两个以上信号， 三．优先编码器 允许同时输入两个以上信号 按优先级输出。 按优先级输出。 集成优先编码器举例——74148（8线-3线） 74148（ 集成优先编码器举例 74148
注意：该电路为反码输出。 为使能输入端(低电平有效) 注意：该电路为反码输出。EI为使能输入端(低电平有效)， EO为使能输出端(高电平有效) ，GS为优先编码工作标 为使能输出端(高电平有效) 低电平有效) 志(低电平有效)。
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
二、多位数加法器
4位串行进位加法器： 串行进位加法器：
1
0
S CO ∑ CI A B
1 1
S CO ∑ CI A B
0 1
S CO ∑ CI A B
1 0
S CO ∑ CI A B
0
0
1
1
1
1
1
1