基于单片机的示波器

题目5 基于单片机的简易示波器班级：自动化131 姓名：姜小华蔡兴鹏

一、电路设计原理

本次课程设计设计的示波器由控制模块、人机界面接口、信号输入通道、信号显示模块组成。控制器模块应该具有以下一些主要功能：在满足触发条件时能启动对被测信号的频率范围确定相应的采样速率；在对存储的信号进行显示时，可以选择一个合适的速率将存储的信号数据读出并恢复模拟量；

为了使A/D在合适的模拟输入信号幅度下进行转换，应能根据垂直灵敏度的要求选择信号调理电路的增益。人机界面接口模块可通过键盘对不同信号通道的选择，与波形位置的调整。信号输入通道模块；信号（正弦信号、方波信号）的产生，信号的放大、衰减电路，A/D转换电路。信号显示模块组成；

LCD显示出波形。

二、介绍各芯片参数

1、数模转换ADC0808

ADC0808是采样分辨率为8位的、以逐次逼近原理进行模/数转换的器件。其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。ADC0808是ADC0809的简化版本，功能基本相同。一般在硬件仿真时采用ADC0808进行A/D转换，实际使用时采用ADC0809进行A/D转换。

ADC0808芯片有28条引脚，采用双列直插式封装，如右图所示。各引脚功能如下：

1～5和26～28（IN0～IN7）：8路模拟量输入端。

8、14、15和17～21：8位数字量输出端。

22（ALE）：地址锁存允许信号，输入，高电平有效。

6（START）：A/D转换启动脉冲输入端，输入一个正脉冲（至少100ns宽）使其启动（脉冲上升沿使0809复位，下降沿启动A/D转换）。

7（EOC）：A/D转换结束信号，输出，当A/D转换结束时，此端输出一个高电平（转换期间一直为低电平）。

9（OE）：数据输出允许信号，输入，高电平有效。当A/D转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量。

10（CLK）：时钟脉冲输入端。要求时钟频率不高于640KHZ。

12（VREF（+））和16（VREF（-））：参考电压输入端

11（Vcc）：主电源输入端。

13（GND）：地。

23～25（ADDA、ADDB、ADDC）：3位地址输入线，用于选通8路模拟输入中的一路。极限参数：

电源电压（Vcc）：6.5V

控制端输入电压：-0.3V～15V

其它输入和输出端电压：-0.3V～Vcc+0.3V

贮存温度：-65℃～+150℃

功耗（T=+25℃）：875mW

引线焊接温度：①气相焊接（60s）：215℃；②红外焊接(15s)：220℃

抗静电强度：400V

2、主控模板AT89C52芯片

单片机中央处理系统的方案设计，我们选用AT89C52。AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序处理器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-5指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。

AT89C52 有40个引脚，32个外部双向输入/输出(I/O)端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2 个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的 Flash存储器可有效地降低开发成本。

XTAL1：振荡器反相放大器及内部时钟发生器的输入端。

XTAL2：振荡器反相放大器的输出端。

RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。

PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当

AT89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

EA：外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000H—FFFFH），EA 端必须保持低电平（接地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU 则执行内部程序存储器中的指令。

ALE：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出

脉冲用于锁存地址的低8 位字节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。

P0 口：P0 口是一组8 位漏极开路型双向I/O 口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对

端口P0 写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存

储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活

内部上拉电阻。在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1 口：P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。与AT89C51 不同之处是，P1.0 和P1.1 还可分别作为定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见表1。

Flash 编程和程序校验期间，P1 接收低8 位地址。

P2 口：P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16 位地数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX@RI 指令）时，P2 口输出P2锁存器的内容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。

P3 口：P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。P3 口除了作为一般的I/O 口线外，更重要的用途是它

的第二功能P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。