毕业设计面向序列密码算法的线性运算RISC指令研究

****大学毕业设计（论文）题目：面向序列密码算法的线性运算RISC指令研究姓名学号所在单位指导教师完成日期面向序列密码算法的线性运算RISC指令研究摘要随着网络信息技术的飞速发展，超大规模集成电路的集成度和工艺水平不断提高，嵌入式处理器逐步登上历史舞台，得到广泛应用。

RISC处理器是一个复杂的数字逻辑电路，然而它的基本逻辑部件却并不复杂。

RISC以其相比于CISC的独特优势，已经成为嵌入式处理器领域微处理器结构设计的必然选择。

但是，RISC 在处理一些特殊的功能算法时由于指令简单，实现起来条数较多，执行周期长，存在着严重的效率问题。

因此，扩展出专用指令实现特殊功能成为了一种必然的趋势。

所以，本课题在基于RISC处理器架构，经过分析多种序列密码算法，结合可重构设计思想，将提取出的密码运算共性逻辑映射为密码功能单元，提出了一种能够高效灵活地实现密码算法的思想——扩展专用指令调用可重构密码功能单元FU实现密码算法。

关键词：序列密码，可重构，专用指令AbstractAlong with the rapid development of information technology network, very large scale integrated circuit integrity and technology level increases, embedded processor gradually boarded the stage of history, widely used. RISC processor is a complex digital logic circuit, but its basic logic components is not complicated. RISC with its unique advantage than CISC, has become embedded processor field microprocessor structure design of the inevitable choice. But, in dealing with some special RISC function algorithm due to simple instructions, and realize the article up several more, execute cycle is long, there are serious efficiency. Therefore, expanded a special instructions realize the special function has become a necessary trend. So, this topic in RISC processor based on structure, through the analysis of many sequence cryptographic algorithm, combining reconfigurable design thought, will the extracted code common logic operations for the password functional unit mapping, and puts forward a kind of highly efficient and flexible to realize the password algorithm of thought-specific instruction calls extended reconfigurable code function units FU realize cryptographic algorithm.Key Words:Sequence password, reconfigurable, special instructions目录摘要 (I)ABSTRACT ....................................................................................................................................... I I 目录 ............................................................................................................................................... I II 第一章绪论 . (1)第二章背景 (2)第三章可重构密码芯片 (5)3.1可重构密码芯片原理 (5)3.2可重构设计思想分类 (6)3.3可重构密码芯片的优势 (6)第四章序列密码特点研究 (7)4.1序列密码简介 (7)4.2序列密码算法特征 (7)第五章功能单元提取和研究 (9)5.1有限域上的加法运算电路设计 (9)5.2有限域上的X乘法运算电路设计 (12)5.3模乘运算电路设计 (16)5.4模加运算电路设计 (17)5.5移位模块的设计 (18)第六章基于RISC指令的指令扩展 (23)6.1RISC指令系统的设计 (23)6.2移位指令 (24)6.3有限域加法指令 (25)6.4有限域X乘指令 (25)6.5模加指令 (25)6.6模乘指令 (25)第七章性能测试 (26)7.1整体测试方案 (26)7.2测试环境搭建 (26)7.3时间测试结果 (27)7.4功能仿真测试 (28)第八章结束语 (30)参考文献 (31)致谢 (32)第一章绪论在集成电路领域，随着密码芯片的诞生，各种密码芯片也迅速地涌现出来。

这种大规模、超大规模集成电路半导体工艺与密码算法相结合形成的密码芯片，已经受到人们的高度重视和欢迎，显示出了旺盛的生命力。

由于密码芯片的保密强度产生了质的飞跃，速度有了惊人的提高，体积功耗也有了大幅度缩减；同时，密码芯片改变了信息安全设备的开发和工作方式，使得密码保障的范围也不断扩大，密码芯片已经成为支持信息安全的不可替代的关键的核心部件，很快占领了军用、商用市场。

但是，由于存在通用器件实现效率较慢而专用密码芯片灵活性不强等弱点，因此，在密码芯片领域，也开始运用新的思想，探索新的方法，着手研究一种新的芯片来满足密码芯片实现效率和灵活性、通用性的要求。

目前在密码研究领域实现某一功能或算法的研究上主要基于两个方面：其一，设计通用器件完成多种功能或算法的运算；其二，采用专用芯片实现对某一特定功能或算法的处理。

相比而言，通用器件灵活性较高但效率较低，而专用芯片实现效率高，灵活性却非常低。

因此，基于以上考虑，我们在分析现有实现密码算法功能单元效率和安全等性能的基础上，研究设计一种灵活性强、效率较高的功能单元实现对通用器件芯片和专用芯片性能的折中处理。

在通用处理器上设计一定的专用密码指令集，使程序设计者能够使用通用指令加上密码指令实现各种密码算法。

这一设计思路遵循专用处理器的设计方法，使密码实现在具有高性能的同时又具有很高的灵活性，能够比较广泛地适应不同的密码算法实现需求，也使设计投资和工程开销大大减小。

图1比较了密码算法4种实现平台的计算效率以及灵活性。

计算效率图1密码处理系统4种计算平台的性能及灵活性比较在此，我们研究的课题将主要用到部件级可重构和指令级可重构。

通过分析提取出的共性逻辑，以及RISC架构处理器的指令特性，利用指令级重构进行专用指令扩展改善单元的性能，实现对密码功能单元的控制。

并通过功能单元和其他部件间互连可变的部件可重构设计，实现对不同序列密码算法的计算处理。

从而提高了效率和灵活性。

在实际应用中具有广泛应用的价值。

第二章背景RISC处理器一般由时钟发生器、指令寄存器、累加器、算术逻辑运算单元ALU、数据控制器、状态控制器、程序计数器、地址多路器等这八个基本逻辑部件组成。

RISC微处理器主要有MIPS R3000、HP—PA8900系列，Motorola M88000、Alpha21364、IBM的Power PC G4、SGI的R12000A和SUN Microsystem公司的Ultra SPAR等。

RISC微处理器不仅精简了指令系统，采用超标量和超流水线结构；它们的指令数目只有几十条，却大大增强了并行处理能力。

如：1987年Sun Microsystem公司推出的SPARC芯片就是一种超标量结构的RISC处理器。

而SGI 公司推出的MIPS处理器则采用超流水线结构，这些RISC处理器在构建并行精简指令系统多处理机中起着核心的作用。

RISC芯片的工作频率一般在400MHZ数量级。

时钟频率低，功率消耗少，温升也少，机器不易发生故障和老化，从而提高了系统的可靠性。

单一指令周期容纳多个并行操作，在RISC微处理器发展过程中，曾产生了超长指令字（VLIW）微处理器，它使用较长的指令组合，把许多条指令连在一起，使之能并行执行。

VLIW处理器的基本模型是标量代码的执行模型，使每个机器周期内有多个操作。

有些RISC处理器中也采用少数VLIW指令来提高处理速度。

Pentium 4微处理器体系结构完全采用RISC体系结构。

RISC处理器主要性能特点有：一：指令集简化，流水线以及常用指令均可用硬件执行；二：采用大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了处理速度；三：采用缓存—主机—外存三级存储结构，取数与存数指令分开执行，使处理器能够完成尽可能多的工作，而且不因从存储器存取信息而放慢处理速度。

基于RISC架构的处理器具有指令简单、采用硬布线控制逻辑、处理能力强、速度快等应用特点，世界上大部分UNIX工作站和服务器厂商均采用RISC芯片作CPU用。

我们知道，CPU执行时，其运算速度主要受到如下三个因素的影响:（1）程序中指令的条数I；（2）每条指令执行所用周期数CPI；（3）指令执行每周期时间T。

由这三个条件可得到程序执行时间t=I*CPI*T。

从这个等式可看出减小其中任何一个参数都可以提高CPU执行的速度。

RISC技术正是从以上这三方面入手，对参数I、CPI和T进行优化设计，提高执行效率。

其措施主要是：1．采用多级指令流水线结构采用流水线技术可使每一时刻都有多条指令重叠执行，以减小CPI的值，使CPU不浪费空周期。

例如：Pentium Ⅱ/Pro/Celeron采用五级流水线技术，可同时发出并执行五条指令，AMD－K6/K6－2采用六级流水线技术可同时发出六条指令。