硬件描述语言课内实验大纲(2016版v2)
硬件描述语言实验
《硬件描述语言》实验指导书南通大学电子信息学院2008 年 2 月1、目的和任务《硬件描述语言》是一门侧重于数字电子系统的设计和测试方法的课程，它的上机实验是教学中的一个重要环节。
通过上机学习，学生不仅可以系统地复习、巩固该课程的基本理论，而且培养学生解决问题能力和创新能力，同时为该课程的课程设计作准备。
2、教学基本要求（1）、熟练使用 EDA 软件（Quartus II、ModelSim）；（2）、掌握用 Verilog HDL 实现组合逻辑电路和时序逻辑电路的方法。
3、实验条件（1）、PC 机、Quartus Ⅱ软件和 ModelSim软件（2）、GW48型 EDA 实验开发系统（EP1K30TC144-3）4、实验内容序号实验内容1 实验一设计工具的使用2 实验二组合逻辑电路设计（一）3 实验三组合逻辑电路设计（二）4 实验四总线与总线操作5 实验五时序逻辑电路设计（一）6 实验六时序逻辑电路设计（二）5、实验成绩实验成绩的评定由实验的验收等级和实验报告等级两个部分组成，各占50%。
实验的验收等级和实验报告等级均采用 5 个等级，即优、良、中、及格和不及格。
实验成绩占本课程平时成绩的50%。
实验一设计工具的使用1、实验目的与要求掌握在 Quartus Ⅱ开发环境下，运用硬件描述语言输入法对“三人表决器”进行设计输入、编译、调试和仿真的方法。
“三人表决器”电路的输入为 SW1、SW2 和 SW3，输出为 L3 和 L4，位宽均为 1 位。
当SW1、SW2 和 SW3中有超过2个以上的输入为1时，要求熟悉整个设计流程，从打开、建立文档、编辑、编译、建立激励信号波形及最后仿真的整个过程。
2、实验内容（1）在Quartus Ⅱ开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入；（2）完成编译、调试和仿真，分析实验仿真结果，并判断其正确性。
3、教学形式（1）本实验为验证型实验，学生在实验前预习实验指导书；（2）指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实验中的难点和注意事项进行一定的说明；（3）实验结束之后，学生按照实验报告的书写格式自行完成实验报告。
《计算机组成原理》实验教学大纲
《计算机组成原理》实验教学大纲一、实验目的1.了解计算机的基本组成结构和工作原理；2.掌握计算机各个部件的功能和作用；3.掌握计算机组成原理的基本概念和理论知识；4.培养学生动手实践、动脑思考的能力；5.提高学生的团队协作和问题解决能力。
二、实验内容1.计算机硬件基本组成实验（1）CPU的功能和性能测试（2）主板的组装和测试（3）内存的安装和测试（4）硬盘的安装和测试2.计算机软件基本组成实验（1）操作系统的安装和配置（2）应用软件的安装和配置（3）网络设置和测试3.计算机接口和通信实验（1）串口和并口的测试（2）USB接口的测试（3）网络通信的测试4.计算机系统性能测试实验（1）性能测试软件的使用（2）性能测试实验数据分析（3）性能测试实验结果报告5.计算机故障排除实验（1）硬件故障排除方法（2）软件故障排除方法（3）系统故障排除方法三、实验设备1.计算机硬件设备：CPU、主板、内存、硬盘、显卡、其他外设2.计算机软件设备：操作系统、应用软件、性能测试软件3.通信设备：串口、并口、USB接口、网络设备四、实验要求1.认真学习计算机组成原理的理论知识；2.熟练掌握计算机硬件和软件的基本操作方法；3.认真执行实验操作步骤，按时完成实验任务；4.认真分析实验数据，撰写实验报告；5.积极参与实验讨论和交流，相互学习，共同进步。
五、实验流程1.实验前准备：查阅相关资料，准备实验材料；2.实验操作：根据实验大纲逐步进行实验操作；3.实验数据：记录实验过程中产生的数据和结果；4.实验分析：根据实验数据和结果分析实验过程；5.实验报告：撰写实验报告，总结实验经验和教训。
六、实验负责人实验负责人1：XXX实验负责人2：XXX七、实验安全注意事项1.操作实验设备时需注意安全，切勿疏忽大意；2.保护实验设备，避免损坏；3.如有不懂之处，及时向实验负责人请教；八、实验成绩评定1.实验操作得分2.实验报告得分3.实验讨论得分4.实验总成绩。
《数字逻辑与硬件描述语言》实验指导书-003293007
数字逻辑与硬件描述语言实验指导书（适用于通信工程以及电子信息工程专业）信息学院技术中心1目录第一部分基础知识（一）MAXPLUSII基本使用 (1)（二）VHDL简明教程 (10)第二部分基础实验实验一门电路功能测试 (37)实验二编码器、译码显示器的功能测试 (40)实验三触发器及其应用 (44)实验四移位寄存器功能测试 (47)第三部分综合选做实验实验五秒表的设计 (50)实验六数字钟的设计 (52)2第一部分基础知识（一）MAXPLUSII 基本使用设计流程图一、图形输入的设计过程在本节将以图形输入法为例讲述图形方法设计的整个过程。
在MAX—PLUSII中，用户的每个独立设计都对应一个项目，每个项目可饮食一个或多个设计文件，其中有一个是顶层文件，顶层文件的名字必须与项目名相同。
编译器是对项目中的顶层文件进行编译。
项目还管理所有中间文件，所有项目的中间文件的文件名相同，仅后缀名（扩展名）不同，对于每个部的项目最好建立一个单独的子目录。
（一）项目建立1．启动MAX+PLUSII 10.0从“开始”菜单“程序”中的“MAX+PLUSII 10.0 Baseline”组中的“MAX+PLUSII 10.0 Baseline”,单击“MAX+PLUSII 10.0 Baseline”项。
2．在File菜单中选择Project的Name项，输入设计项目的名字。
3．启动菜单File\New，选择Graphic Editor File，打开原理图编译器，进行原理图设计输入。
（如图1-1）图1-1 原理图设计界面（二）设计的输入1、放置器件在原理图上（1）在原理图的空白出双击鼠标左键，出现图1-2。
图1-2 选取元件菜单图（2）在光标处输入元件或用鼠标点击选取元件，按下OK即可。
（3）安放同样的元件，选取该元件，按住Ctrl键，同时用鼠标拖动该元件。
（4）建立图1-3 的实验原理图。
2、连线如果需要连接元件的两个端口，则将鼠标移到其中的一个端口上，这时鼠标指示符会自动变为“+”形，然后（1）按住鼠标左键并拖动鼠标至第二个端口（或其他地方）；（2）松开鼠标左键后，则可画好一条连线；（3）若想删除一条连线，只需用鼠标左键点中该线，被点中的线会变为高亮线（为红色），此时按“Delete”键即可删除。
硬件语言实验报告
硬件语言实验报告实验简介本次实验旨在通过学习硬件语言，理解并掌握硬件描述语言的相关知识，了解硬件语言的应用场景和使用方法。
本实验使用的硬件描述语言为Verilog，通过设计和实现一个简单的数字电路，加深对硬件语言的理解。
实验目标- 了解硬件语言的基本概念和原理- 学习使用Verilog进行硬件描述- 掌握简单数字电路的设计和实现方法实验步骤1. 学习硬件语言基础知识在开始实验之前，首先通过阅读教材和相关资料，学习硬件语言的基本概念和原理。
了解硬件语言的特点、应用场景以及与软件编程语言的区别。
2. 设计数字电路根据实验要求，设计一个简单的数字电路，并进行相应的功能分析和需求确定。
在设计过程中，需要考虑电路的输入输出接口、逻辑关系和运算规则等因素。
3. 使用Verilog进行硬件描述根据设计的数字电路，使用Verilog进行硬件描述。
编写Verilog代码，描述电路的功能和逻辑关系。
在编写过程中，需要关注代码的风格和结构，确保代码的可读性和可维护性。
4. 进行编译和仿真使用硬件描述语言编译工具，将编写的Verilog代码进行编译，生成对应的仿真文件。
通过仿真工具，对设计的数字电路进行仿真。
检查仿真结果，确保电路的功能和性能符合设计要求。
5. 优化和调试根据仿真结果，分析电路的性能和问题，进行相应的优化和调试工作。
查找代码中可能存在的错误或缺陷，并进行修复。
在优化过程中，可以通过调整逻辑关系、增加缓存等方式提升电路的性能和响应速度。
6. 完成实验报告根据实验过程和结果，撰写实验报告。
对实验目标、步骤和结果进行详细的描述和分析。
对实验中遇到的问题和解决方法进行总结，并提出进一步的改进和展望。
实验结果与讨论通过本次实验，我成功设计并实现了一个简单的数字电路。
在使用Verilog进行硬件描述的过程中，我掌握了硬件语言的语法和使用方法。
通过对仿真结果的分析，我发现电路的性能和响应速度还有待优化，可以通过增加缓存和优化逻辑关系等方式来改善。
《硬件描述语言》教学大纲.
《硬件描述语言》教学大纲课程名称：硬件描述语言英文名称：Hardware Description Language课程编号：09420016学时数及学分：64学时 4学分教材名称及作者：侯伯亨顾新编著：《VHDL硬件描述语言与数字逻辑电路设计》出版社、出版时间：西安电子科技大学出版社，1999年本大纲主笔人：侯俊勇一、课程的目的、要求和任务本课程是一门必修课。
主要介绍VHDL语言以及应用VHDL及EDA工具开发设计数字系统的基本方法及技术，具有很强的工程实践性。
本课程的教学目的是，使学生通过对VHDL语言及EDA技术的学习和训练，获得现代硬件数字电路的软件化设计方法，了解并初步掌握当代国际数字技术设计领域的最新技术；激发并调动学生创造性思维能力，为学生在数字技术领域的进一步深入探索和进行创新奠定基础。
二、大纲的基本内容及学时分配基本要求：1．掌握VHDL语言的程序结构、基本描述语句及描述方法；2．熟悉EDA实验开发系统的使用；3．掌握小型数字系统的VHDL设计技术。
教学内容：1．数字系统硬件设计概述（2）传统的硬件设计方法利用硬件描述语言（HDL）的硬件电路设计方法利用VHDL语言设计硬件电路的优点2．VHDL语言程序基本结构（6）VHDL语言设计的基本单元及其构成VHDL语言设计的基本单元及其构成VHDL语言构造体的子结构描述包集合、库及配置3．VHDL语言的数据类型及运算操作符（2）VHDL语言的客体及其分类VHDL语言的数据类型VHDL语言的运算操作符4．VHDL语言构造体的描述方式（6）构造体的行为描述方式构造体的寄存器传输（RTL）描述方式编构造体的结构描述方式5．VHDL语言的主要描述语句5．VHDL语言的主要描述语句（6）顺序描述语句并发描述语句其它语句和有关规定的说明6．数字系统的状态模型（3）二态数值系统三态数值系统四态数值系统九态数值系统十二态数值系统四十六态数值系统7．基本逻辑电路设计（6）组合逻辑电路设计时序电路设计存储器8．仿真及逻辑综合（2）仿真逻辑综合9．计时电路设计实例（6）1/100s计时器的功能要求和结构1/100s计时控制芯片设计10．处理器接口芯片设计实例（6）可编程并行接口芯片设计实例SCI串行接口芯片设计实例键盘接口芯片KBC设计实例11．93版和87版VHDL语言的主要区别（1）VHDL语言93版的特点87版到93版的移植问题12．MAX+plu sⅡ使用说明（8）MAX+plu sⅡ概述建立和编辑一个VHDL语言的工程文件VHDL语言程序的编译VHDL语言程序的仿真三、与其它课程的关系本课程的先修课程是：数字逻辑（数字电子技术）四、考核方式根据学生实际设计，操作实现情况综合评分。
《可编程器件与硬件描述语言》课程教学大纲
《可编程器件与硬件描述语言》课程教学大纲课程编号：ABJD0522课程名称：可编程器件与硬件描述语言英文名称：Programmab1eDevicesandHardwareDescription1anguage课程性质：选修课程学分数：4学分课程学时数：40学时授课对象：电子信息工程、电子科学与技术本课程的前导课程：模拟电子、数字电子一、课程简介《可编程逻辑器件》是电子科学与技术专业的一门重要的专业基础选修课，又是一门发展迅速、工程性强、须紧密结合技术发展前沿的现代电子设计技术课程。
它主要是介绍现代数字集成电路的设计方法即EDA技术。
课程在专业培养目标中起着具有承上启下的桥梁作用，通过本课程的学习可以激发学生学习先进的电子电路设计技术的兴趣，培养学生主动探索、努力进取、团结协作的精神。
课程的具体目标是通过本课程及其它相关课程的学习，使学生能够掌握常用的MAX+p1usI1、Quartus11和ispEXPERT等EDA开发软件，及时将学科的最新成果引入教学中，将HD1硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起，强调理论和实际的联系，培养学生的创新能力和实验动手能力。
在学习电子电路的基础上，了解可编程逻辑器件的基本原理，掌握硬件描述语言，分析用硬件描述语言编程程序的方法和思路，并掌握在软件中对程序调试和实现。
要求学生在掌握理路知识的基础上，重点提高学生的动手能力，并在此基础上，完成本课程的课程设计，学会设计具体电子电路并在FPGA上实现的能力。
二、教学基本内容和要求(-)绪论课程教学内容：了解自底向下的传统数字系统设计方法；熟悉基于CP1D/FPGA现代数字系统设计流程,以及可编程逻辑器件的发展概况课程的重点、难点：重点：如何学习可编程逻辑器件的基本原理难点：可编程逻辑器件的分类。
课程教学要求：掌握：简单P1D的基本结构；理解：EP1D和CP1D的基本结构的区别和关系；了解：现场可编程门阵列主要性能指标。
【计算机】《计算机硬件技术基础实验》教学大纲.doc
《计算机硬件技术基础实验》教学大纲一、教学任务和目标“计算机硬件技术基础实习”是“计算机硬件技术基础”的实践课，授课对象为计算机科学与技术专业本科生。
本课程的目的是使学生能自己动手拆装主机，直观的了解硬件，并利用测试工具来了解和掌握硬件的工作原理及主要参数，在计算机硬件技术和各种部件性能飞速发展的今天，能为今后的学习和工作打下较扎实的计算机硬件基础知识并掌握一定的测试技能。
二、教学内容及安排1•课堂讲授内容：介绍计算机硬件技术基础实习课程特点，了解本课程学习任务、学习方法和基本教学内容；并让学生使用搜索功能自行上网下载测试软件。
以能够测试出结果为准。
2.实验内容：实验1：计算机运行过程演示在已基本了解了计算机的硬件组成和工作原理的基础上，通过本实验可进一步加深理解有关计算机的基本概念和计算机的工作过程。
实验2： CPU性能测试实验通过使用测试软件检测CPU的信息，包括有处理器的名称、厂商、时钟频率、核心电压、超频检测、CPU所支持的多媒体指令集，CPU的LI、L2的信息等。
通过本实验主要了解以下内容: CPU 工作频率对性能的影响、缓存对性能的影响以及不同品牌和同品牌不同核心的性能差异等。
实验3：内存性能测试实验通过本实验主要了解以下内容：内存性能测试和温带性测试以及不同类型的内存的性能差异等。
实验4：总线与芯片组实验通过本实验主要掌握主板性能和参数的测试，主要了解以下内容：芯片组北桥（或MCH）和南桥（或ICH）型号、主机板型号、主机板制造商、BIOS厂商和版本、PCI总线位宽和插槽数目和主机板提供的接口。
实验5：外存储器实验通过本实验主要了解外存储器的各种参数和性能，主要了解一台计算机的硬盘的配置情况（硬盘型号、光盘驱动器型号；硬盘的分区情况、接口类型、柱面数、磁头数、每磁道扇区数；各个分区的总容量和剩余容量、文件系统、总簇数、簇容量、每个簇扇区数、扇区容量）、测试光盘和移动盘的参数（文件系统、总容量和剩余容量；光盘的传输速度；硬盘和移动盘的寻到时间、缓存读/写速度、媒体读/写速度）。
《Verilog HDL硬件描述语言》实验教学大纲
《Verilog HDL硬件描述语言》实验教学大纲
课程代码：MICR3001
课程名称：Verilog HDL硬件描述语言
英文名称：Verilog HDL
实验室名称：微电子实验室
课程学时：72实验学时：18
一、本课程实验教学目的与要求
通过实验要求学生掌握用Verilog HDL硬件描述语言进行集成电路设计的流程和方法。
学会使用Max+plusⅡ，QuartusⅡ设计软件，掌握从HDL源代码的输入→编译→仿真→管脚锁定→下载全过程。
学会用ModelSim设计软件，用Verilog HDL编写测试码对设计模块进行仿真。
二、主要仪器设备及现有台套数
PC，现有35台; EDA实验箱，25套;
1、实验报告：有设计代码，仿真结果，管脚排列，验证结果。
2、考核方式：
（1）实验课的考核方式：教师验收评定成绩。
（2）实验课考核成绩:根据实验完成情况和实验报告是否完整确定，实验课成绩占课程总成绩的10%。
五、实验教材、参考书
1、教材：在编
2、参考书：J.Bhasker著，夏宇闻等译《Verilog HDL入门》.北京航空航天大学出版社.2008出版。
第二节硬件实验指导书.docx
第二节硬件实验实验一P3. 3口输入、P1 口输出一、实验目的：掌握P3口P1 口简单使用。
二、实验内容：P3.3口输入一脉冲，P1 口按16进制加一方式点亮发光二极管。
三、实验程序框图：如图5 —11图5・11 P 口输入输出程序框图四、实验接线图：如图5 — 128031图5 — 12 P 口输入输出程序框图五、实验步骤：1.P3. 3 （即X10）用插针连至KI. P1. 0〜P1. 7用插针连至L8〜LI （P1.0〜P1. 7, 对应信号插孔为XO, X2, X3, X4, X5, X7, X8, X6）。
2.从起始地址0540H开始连续运行程序（输入0540后按EXEC键）。
3.开关K1每拨动一次，I」〜L8发光二极管接16进制方式加一点亮。
I」〜L8发光二极管按16进制方式加一闪亮。
实验二工业顺序控制一、实验目的：掌握工业顺序控制程序的简单编程，中断的使用。
二、实验预备知识：在工业控制屮，象冲压.注塑.轻纺.制瓶等生产过程，都是些断续牛产过程，按某种顺序有规律地完成预定的动作.対这类断续牛产过程的控制顺序控制，例注塑机工艺过程大致按“合模一注射一延时一开模一产伸一产退”顺序动作, 用单片机最易实现。
三、实验内容：8032的P1.0〜P1. 6控制注塑机的七道工序，现模拟控制七只发光二极管点亮，低电平有效，设定每道工序时间转换为延时，P3.4为开工启动开关，高电平启动。
P3. 3为外部故障输入模拟开关P3. 3为不断告警。
P1.7为报警声音输出，设定6道工序只有一位输出，第七道工序三位有输出。
四、实验程序框图：如图5—13 （a）、（b）关输出中断.P1.P3Q初化保护现场等开工工序1延时故障消除了吗？-N工序2延时恢复现场工序7延时返回图5-13(a)工业顺序控制主程序框图图5-13(b)中断服务子程序框图五、实验接线图：如图5 — 148831图5-14工业顺序控制实验接线图六、实验步骤：1.P3. 4(X18)连KI, P3. 3(X10)连K2, P1.0〜P1. 6(X0, X2, X3, X4, X5, X7, X8)分别连到L1〜L7, P1.7(X6)连VIN (电子音响输入端,即SIN)。
教学大纲-FPGA及硬件描述语言.doc
《FPGA与硬件描述语言》教学大纲课程名称：FPGA与硬件描述语言英文名称：FPGA and hardware description language课程类别：实践教学课课程编号：学分：4学时：68课程简介：FPGA与硬件描述语言该课程主要讲授数字逻辑电路的基本知识、基本理论和基本分析、设计方法，并利用现代EDA技术的verilog和Multisim进行数字逻辑电路分析与设计，它起到由专业基础课向专业课过渡的承上启下的作用。
本课程的教学任务是通过本课程的理论学习，使学生掌握有关数字逻辑的基本理论，熟悉数字逻辑电路基本器件的电路结构、功能和使用方法，掌握数字逻辑电路的分析方法和设计方法。
通过课堂教学演示环节及课程设计，使学生掌握利用Verilog和EDA 工具进行数字逻辑电路设计的方法.课程内容：1.概论：EDA设计方法以及FPGA/CPLD特点2.层次建模的概念3.基本概念4.模块和端口5.门级建模6.数据流建模7.行为级建模8.任务与函数9.实用建模技术10.时序和延迟11.开关级建模12.用户自定义原语先修课程：《C语言程序设计》、《数字逻辑电路》适用专业：电子信息技术教材（暂定）：《Verilog HDL数字设计与综合》作者：（美）Sanir Palnitkar,译者:夏宇闻胡燕祥刁岚松电子工业出版社参考教材：1、《Verilog HDL数字设计与综合（第二版）》，电子工业出版社夏宇闻2、《电子工程师创新设计必备宝典系列之FPGA开发全攻略》，张国斌3、《Verilong数字系统设计教程》，北航出版社夏宇闻开课学院：信息技术学院具体课程内容与安排第一章概述第一节课程介绍第二节学习重点及学习方法第三节EDA技术及发展与实现目标第四节硬件描述语言及IEEE标准第五节EDA设计流程及优点第六节常用EDA工具第七节电子设计自动化系统软件与器件第八节数字系统设计方法第九节九节FPGA/CPLD的特点及发展（一）采用多媒体，讲解与演示相结合（二）内容及基本要求主要内容：【重点掌握】：FPGA/CPLD的优缺点，采用硬件描述语言（Verilog HDL）的设计流程。
《硬件描述语言》课件
嵌入式系统设计
系统集成
在嵌入式系统设计中，硬件描述语言可以用于集成各种硬 件和软件组件，如处理器、存储器、外设接口等。这有助 于提高系统的可靠性和性能。
可定制性
通过使用硬件描述语言，可以根据具体的应用需求对嵌入 式系统进行定制和优化。这有助于缩短产品上市时间和降 低成本。
低功耗设计
在嵌入式系统设计中，低功耗是一个重要的考虑因素。使 用硬件描述语言，可以帮助设计人员更好地优化系统的功 耗性能。
总结词
提高硬件工作效率的技术
VS
详细描述
流水线（Pipeline）设计技术是一种将一 个完整操作分解为多个独立、有序的阶段 ，并使这些阶段连续执行以提高效率的技 术。在硬件设计中，流水线技术可以将一 个复杂操作分解为多个简单操作，并行执 行，从而显著提高硬件的工作效率和性能 。
优化设计技巧
总结词
提高设计性能和降低成本的技巧
总结词
随着硬件设计复杂性的增加，高层次综合和抽象化设计成为硬件描述语言发展 的重要趋势。
详细描述
高层次综合允许设计师使用高级语言描述硬件行为，然后由综合工具自动转换 为低层次的门级网表。这种抽象化设计方法减少了设计细节的复杂性，提高了 设计效率。
可重用模块与IP核复用
总结词
可重用模块和IP核复用是硬件描述语言发展的另一个重要趋势。
Quartus II
Altera公司推出的FPGA设计软件，包括综合工具和实现工具，支 持VHDL和Verilog硬件描述语言。
Vivado
Xilinx公司推出的FPGA设计软件，包括综合工具和实现工具，支持 VHDL和Verilog硬件描述语言。
布局与布线工具
Mentor Graphics的IC Station
硬件描述语言课程教学大纲（2016版v2）
硬件描述语言（Hardware Description Language）课程编号：109232学分： 2开课单位：电子信息工程学院总学时：32课程类别：专业课课程性质：必修注：课程类别是指通识类平台课/学科平台课/专业核心课/专业课/；课程性质是指必修/限选/任选一、课程的性质和目的课程性质：本课程是电子信息工程及通信工程专业的必修课，主要介绍Verilog语言基本语法和设计思想，熟悉FPGA开发流程，培养学生应用Verilog及EDA工具开发设计数字系统的基本方法及技术，具有很强的工程实践性。
目的：使学生通过对Verilog语言及FPGA开发技术的学习和训练，获得现代硬件数字电路的软件化设计方法，了解并初步掌握当代数字电子技术设计领域的最新技术，为学生在数字技术领域的进一步深入探索和创新奠定基础。
二、课程教学内容及基本要求掌握Verilog语言的程序结构、基本描述语句及描述方法，熟悉行为级描述、结构级描述和开关级描述的要求和特点，掌握采用硬件描述语言描述各层次的方法，熟悉EDA实验开发系统的使用；掌握小型数字系统的Verilog设计技术。
（一）课程教学内容及知识模块顺序1．知识单元一绪论（2学时）（1）知识点一：集成电路设计技术的发展（2）知识点二：硬件描述语言Verilog HDL与VHDL（3）知识点三：FPGA/CPLD简介教学基本要求：本章为介绍性内容，要求了解硬件描述语言的特点，掌握CPLD/FPGA的发展历史和两者的区别，理解ASIC、SOPC等的含义。
2．知识单元二: Verilog HDL基础（8学时）（1）知识点一：模块的概念（2）知识点二：Verilog HDL基本语法（3）知识点三：运算符及表达式（4）知识点四：赋值语句和条件语句（5）知识点五：有限状态机（6）知识点六：测试平台及仿真激励教学基本要求：理解Verilog HDL程序的基本结构，重点掌握常用的变量数据类型。
硬件描述语言实验报告
北京科技大学计算机与通信工程学院硬件描述语言实验报告专业：计算机科学与技术班级：学生姓名：学号：指导教师：实验地点：实验时间：2017 年月日~ 月日实验成绩：________________________________一、实验目的与实验要求1 实验目的（1）熟悉常用的EDA设计工具、设计流程，掌握前端设计要点；（2）通过简单的逻辑功能模块的设计，加深对硬件描述语言的理解和对逻辑设计的认识；（3）理解逻辑综合的概念，熟悉V erilog的编码风格，掌握可综合的逻辑设计；（4）训练组合逻辑设计、时序逻辑设计的能力，以及基本的设计验证能力。
2 实验要求（1）在有限的实验课内学时可能难以较好完成所有实验内容，因此将实验板分组下发，要求在实验课之外抽时间完成剩余实验内容；（2）对于每个实验都需要完成逻辑电路设计以及TestBench模块的编写，能够根据前仿真的波形图给粗结果分析；针对需要板子上验证的题目，需进一步给出相关控制逻辑的设计及板级验证说明。
（3）完成的每个实验需要在实验课内经指导教师或助教现场检查、解释波形及验证逻辑，回答指导教师提出的问题，以确保实验完成的质量；二、实验设备（环境）及要求实验室提供Windows 7操作系统下的Xilinx开发平台vivado2015.4环境，以及EGO开发板。
三、实验内容、步骤与结果分析1 实验11.1 实验内容设计一个周期为40个时间单位的时钟信号，其占空比为25％。
使用always和initial块进行设计。
将其在仿真0时刻的值初始化为0。
1.2 实验步骤源代码：`timescale 1ns / 1psmodule clock_40();output clock;endmodule1.3 结果分析Text bench 设计：module clock_40_tb();reg clock;initialclock<=0;alwaysbegin#30 clock<=1;#10 clock<=0;endendmodule周期为40个时间单位的时钟信号仿真波形截图验证说明：可以由图中看出该时钟产生占空比为25%的时钟波形。
硬件描述语言及器件实验指导实验指导书最终版
硬件描述语言及器件实验指导书电子科学与技术专业组实验一用硬件描述语言的方法设计一个三输入与门电路一、实验目的1、掌握MAX+plusII的使用方法。
2、掌握VHDL语言程序的基本结构。
2、掌握使用硬件描述语言设计数字电路的方法和步骤。
3、掌握用硬件描述语言设计三输入与门电路的方法。
二、实验器材1.台式计算机 1台。
2.可编程逻辑逻辑器件实验软件1套。
3.下载电缆一套。
4.示波器一台。
三、实验说明1．台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2．可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。
3．下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4．示波器用于观察可编程逻辑器件执行程序时输出信号的变化。
四、实验内容与要求用硬件描述语言的方法设计一个三输入与门电路，要求：（1）根据三输入与门的逻辑表达式，在构造体中直接使用并行赋值语句实现，并进行仿真；（2）根据三输入与门的真值表，在构造体中使用进程语句实现，并进行仿真；五、实验步骤（下面七个的实验的软件的使用具体步骤跟本次试验一样不再详述）1.打开新建菜单选择“text edtior file”,这个文件是写程序编程用的。
2.程序写完后点“保存”，注意（1）保存的格式是.vhd，（2）保存的位置不能是桌面和硬盘的根目录,否则在后面的编程将出现错误。
3.在file→projectset→ project to current file ，这步是将文件设置在工程里，能够正常编译和下载。
4.在“assign→device”选择下载设备的芯片型号，如果芯片型号选错将导致以后能编译成功但下载到实验箱时无法正常工作。
5.在“max+plux”中选择“compiler”进行编译。
硬件描述语言及器件实验指导
实验一用硬件描述语言的方法设计一个4位加法器一、实验目的1、掌握4位加法器的功能和设计方法；2、掌握用硬件描述语言的方法设计组合逻辑电路——4位加法器。
二、实验器材1、台式计算机 1台2、可编程逻辑逻辑器件实验软件1套3、下载电缆一套4、示波器一台三、实验说明1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2、可编程逻辑逻辑器件实验软件向硬件描述语言的编写提供平台，并将调试好的程序下载到可编程逻辑逻辑器件中。
3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化四、实验内容和步骤1、设计一个4 位的全加器，其框图如图4-1所示。
图中的“进位入”Ci-1指的是低位的进位输出，“进位出”Ci即是本位的进位输出。
（被加数）Bi(3..0)（被加数）Ai(3..0) （进位入）C i-1（全加和）Si(3..0)（进位出）Ci图1-1 4位全加器原理图2、全加器的9个输入所对应的管脚同9位拨码开关相连，9个输入管脚是a0～a3、b0~b3和C i-1，a0～a3、b0~b3代表两个4位二进制数，cin代表进位位；5个输出所对应的管脚同5位发光二极管相连，5个输出管脚是si0~si3和ci，si0~si3代表相加结果，Ci代表进位位。
3、将设计好的逻辑功能转为硬件描述语言的描写4、将设计好的硬件描述语言进行仿真5、将仿真好的硬件描述语言下载到可编程逻辑逻辑器件中五、实验报告要求1、整理实验结果，填写实验报告。
2、小结实验心得体会。
3、回答思考题什么叫全加器，它的作用是什么？ 4位加法器和全加器的区别和联系是什么？实验二用硬件描述语言的方法设计一个分频器一、实验目的1、掌握各种分频器的设计思路2、掌握用硬件描述语言的方法设计各种分频器二、实验器材1、台式计算机 1台2、可编程逻辑逻辑器件实验软件1套3、下载电缆一套4、示波器一台三、实验说明1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2016.8硬件实习二指导书课件
硬件实习二指导书1 实习目标硬件实习二在专业基础课和部分专业课学完的基础上进行，是涉及理论设计、安装、软件编程调试的全过程训练。
既要有微机应用系统的理论设计、计算机布图，又要利用实验系统进行安装、编程、调试，同时还要对实验技能、仪器使用、实际操作等进行综合训练。
通过硬件实习二，要达到以下目标：(1) 依据《微机与接口技术》课程的教学内容，综合已学专业课和基础课的理论知识，围绕自己所选的课题进行系统的理论设计。
设计中强调按一般开发过程，从熟悉课题、明确要求、查阅资料、进行方案设计和技术设计，画出逻辑原理图，用计算机布图。
强调设计的正确性与合理性，透彻了解芯片。
掌握计算机布逻辑原理图和印制板线路图的方法和技能。
(2) 根据各人承担的设计任务，充分利用实验系统所提供的条件，把应用系统在实验台上进行安装调试。
掌握接线正确性检查测试的方法，软件编程，局部到整体调试的基本方法和技能，独立完成全过程。
(3) 通过实习提高分析和解决各种问题的能力，提高使用仪器和实验技能。
(4) 依据实习要求和实际执行过程，特别是在实习中所遇到的各种问题及其解决的方法等进行综合分析和小结，写出实习报告。
(5) 通过硬件实习二的实际锻炼，为毕业设计和参加工作后微机系统的应用开发打下良好基础。
2 实习阶段与要求硬件实习二总体上分二个阶段进行：理论设计阶段和安装调试考核阶段。
2.l 理论设计阶段每人根据下达的题目，采取个人自愿和组织分配(因设备条件限制)相结合的原则选定一课题；根据课题要求，遵循一般设计原则，完成该应用系统的完整设计，并进行计算机布图。
具体要求：①分析题目要求，应用所学知识，查阅相关资料，提出该课题的设计思想，确定初步设计方案；②在技术设计阶段，要恰当选用器件，正确进行原理设计，画出系统原理图；③按系统功能要求，进行软件编程，画出程序流程图，编写程序；④进行系统印制板设计，要求按抗干扰设计原则对印制板合理布局；在计算机上进行系统逻辑原理图和印制板线路的布图，并将逻辑原理图打印输出，印制板图由指导老师在计算机上检查评定。
集成电路设计硬件描述语言实验指导书
集成电路设计硬件描述语言实验指导书实验一Verilog HDL程序结构与ModelSim、Quartus II软件的使用一、实验目的初步掌握Verilog HDL程序基本结构，编制简单的Verilog程序，掌握ModelSim、Quartus II软件的使用，掌握用Quartus II软件对Verilog程序进行编译仿真下载的基本方法。
二、实验内容1、编写Verilog程序描述一个电路，实现以下功能：该电路具有一个输入端口a,一个输出端口b,电路的作用是把输入到a的信号传送给b。
2、编写Verilog程序描述一个电路，实现以下功能：该电路具有两个输入端口a,b一个输出端口c,电路的作用是：c的输出是a 和b的“与”。
三、实验步骤1、编写Verilog程序，两个文件名分别为ex1.v和ex2.v，使用ModelSim的force命令进行仿真。
2、编写测试平台（testbench），对程序进行仿真。
3、启动Quartus II软件，建立工程（第一个工程名为ex1，顶层文件名为ex1.v；第二个工程名为ex2，顶层文件名为ex2.v）。
器件选择Cyclone系列中的EP1C3T144C8。
4、编写Verilog程序，存盘编译。
5、通过编译后，建立波形文件，设置仿真输入信号，存盘。
6、进行仿真，分析结果。
7、进行引脚锁定，重新编译。
对于ex1：a 对应引脚号1(PIO0)b 对应引脚号11(PIO8)对于ex2：a 对应引脚号1(PIO0)b 对应引脚号2(PIO1)c 对应引脚号11(PIO8)8、下载到EDA实验系统上的FPGA中，进行实际测试。
选用实验电路结构图NO.5。
四、实验报告要求实验目的，实验内容，设计的Verilog程序，实验结果，结果分析，心得与体会。
实验二异步清零十进制计数器的设计一、实验目的熟悉时序逻辑电路Verilog程序的设计，掌握计数器的设计方法。
二、实验内容编写Verilog程序描述一个电路，实现以下功能：具有2个输入端口clk和clr，clk输入时钟信号，clr起异步清零作用，‘1’有效，两个输出端口，c和q，q的位宽为4，输出计数值，从0到9，c的位宽为1，每当q为9时输出一个高电平脉冲。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《硬件描述语言》课程实验教学大纲
(Hardware Description Language)
课程编号：109232 学分数：2
课程类别：专业课课程性质：任选
总学时数：32 实验学时：16
授课学期：6 独立设课：否
一、实验课程的目的与任务
目的：本课程是在学生学完电子技术类基础课程之后，为了培养学生动手能力和创新能力而开设的体现电子技术、计算机技术综合应用的综合性课程。
目的是使学生能够熟练运用硬件描述语言进行数字系统设计，熟悉基于FPGA的开发流程和Quartus II软件的使用。
通过这些课内实验，使学生加深对硬件描述语言和大规模可编程逻辑器件的理解，并在硬件描述语言的编程思想、基本方法和基本技能方面受到较系统的训练，为以后应用硬件描述语言和大规模逻辑器件进行各种复杂逻辑电路设计打下坚实的基础。
任务：
1、熟悉Quartus II/Vivado开发平台和ModelSim仿真软件的使用方法。
2、熟悉基于FPGA进行数字系统设计的流程。
3、提高综合运用所学软硬件知识进行开发的能力。
二、实验内容与要求
三、考核及实验报告
（一）考核
本课程开设4个实验，每次实验结束时检查实验完成情况，对每个实验按优、良、中、及格和不及格五个等级现场评定成绩，课后按规范要求完成实验报告的撰写，教师批改报告并核定等级。
综上所述，对本实验课程单独给学生核定成绩。
实验课成绩纳入平时总成绩，占平时总成绩的40%。
（二）实验报告
每次实验必须提交实验报告，实验报告的内容应包括：
实验名称、实验目的、实验任务、实验内容、实验结果分析、实验过程中遇到的问题及体会。
实验报告的要求：
实验报告以纸质材料递交，采用统一的实验报告纸书写，报告中的各部分内容应按要求书写工整。
四、主要仪器设备
硬件：计算机1台/人，实验板1套/2人
软件：QuartusII/Vivado
五、教材及参考书
参考书：
[1]《Verilog 数字系统设计与FPGA应用》，赵倩，叶波，清华大学出版社，2012年
[2]《Verilog HDL与FPGA开发设计及应用》，李洪涛，朱晓华，顾晨编著，国防工业出版社，2013年
[3]《Verilog HDL入门》，夏宇闻，甘伟译，北京航空航天大学出版社，2008年
执笔人：审核人：分管院系领导
注：审核人一般为本专业负责人。
编写完成时间：
（编写完成时间指定稿后交付的时间）。