FPGA多功能电子钟

基于FPGA的多功能电子钟集美大学信息工程学院电子科学与技术专业 2015届闭应明学号：2011850057[摘要] 本设计在基于以硬件描述语言VHDL为基础的EDA设计方法上，设计中根据系统的功能要求合理划分出层次，进行分级设计和仿真验证，将较为复杂的数字系统逻辑简化为基本的模型从而降低实现的难度。

通过层次化的设计方法，自顶向下设计，把不同的功能模块组合到一起，使用quartus II工具进行设计编译仿真，最终在在FPGA的DE2_70开发板上中实现具有基本的年月日、时分秒、农历显示、节气提醒、传统节假日提醒、闹铃闰年提醒等多功能的电子钟[关键字] 硬件描述语言VHDL EDA FPGA quartus II DE2_70开发板多功能电子钟The multi-function electronic clock of FPGABi YingmingNO:2011850057,Electronic science and technology major,2015Information Engineering College of Jimei UniversityAbstract: This design based on VHDL（hardware description language）and EDA design method, so that we can through the function of the system in the design to divide reasonably into layers, hierarchical design and simulation, and to simplify the complex number system logic as a basic model to reduce the difficulty of implementation. Through the design method of hierarchical, top-down design, the different function modules were moved together by using the quartus II tool design compiled simulation.Finally ,the multi-function electronic clock that can show the date and time，and can warn the Solar terms，Traditional festivals，the leap year and the alarm，was realized in DE2_70 development board of FPGAKey words:VHDL hardware description language EDA FPGA the quartus II DE2_70 development board multi-function electronic clock目录目录引言 (1)第一章 FPGA介绍 (3)1.1 FPGA简单工作原理 (3)1.2 FPGA应用 (3)1.2.1 FPGA的硬件描述语言VHDL简述 (3)1.2.2 FPGA的DE2_70开发板简述 (3)第二章电子时钟设计 (5)2.1 电子钟的功能设计指标 (5)2.2 电子钟的整体构造 (5)2.2.1 分频模块 (6)2.2.2 秒模块 (6)2.2.3 分模块 (7)2.2.4 小时模块 (7)2.2.5 天模块 (8)2.2.6 月份模块 (9)2.2.7年模块 (10)2.2.8 阳历转阴历模块 (11)2.2.9 闹铃模块 (13)2.2.10 译码转换模块 (13)2.2.11 七段数码管和LCD显示模块 (15)2.2.12、传统节假日提醒模块 (16)2.2.13 24节气提醒模块 (17)2.2.14 定时关机模块 (18)2.2.15 l602LCD显示驱动模块 (19)2.2.16、顶层模块 (20)第三章时钟验证 (24)3.1 管脚绑定 (24)3.2 时间参数一 (24)3.3 时间参数二 (26)3.4 时间参数三 (26)3.5 结果分析 (27)总结 (29)致谢 (30)参考文献 (31)附录 (32)引言引言FPGA是现场可编程门阵列（Field－Programmable Gate Array）的缩写，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA器件具有标准化，小型化、多功能、低功耗、高密度、系列化、高速率、低成本，可无限反复编程，并可现场模拟调试验证，设计灵活方便等特点。

随着FPGA芯片的更新和发展，使数字系统的设计迈进了SOPC时代，而各种IP核的设计和应用是SOPC设计的重要特征。

除了各FPGA设计厂商，还有许多第三方的IC设计公司将各种IP核推向市场，用户可以方便地下载试用，将其集成到自己的系统中。

本设计是基于以硬件描述语言VHDL为基础的EDA设计方法，在FPGA芯片上实现多功能电子钟。

本设计涉及了EDA设计的完整流程，可以很方便地通过修改增删，应用于各种基于FPGA的系统中。

闭应明第一章FPGA介绍第一章 FPGA介绍1.1 FPGA基本工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括输出输入模块IOB（Input Output Block），可配置逻辑模块CLB（Configurable Logic Block）和内部连线（Interconnect）三个部分。

FPGA是由存放在片内RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM 中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA 功能时，只需换一片EPROM即可。

这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。

因此，FPGA的使用非常灵活。

1.2 FPGA应用1.2.1 FPGA的硬件描述语言VHDL简述VHDL（very High Speed Integrate Circuit Hardware Description Language）是一种标准的硬件描述语言，也可以理解为超高速集成电路硬件描述语言。

由于IEEE标准硬件描述语言，在电子产业中，利用VHDL进行系统行为级设计已经成为FPGA和ASIC的设计主流。

一个完整的VHDL程序，通常包括程序包（package）、库（library）、实体（entity）、结构体（architecture）和配置（configuration）5部分。

其中，程序包用于存放各种设计模块的能共赏的数据类型、常数和子程序等；实体用于描述设计实体的外部接口信号（I/O接口）；结构体用于描述设计实体的内部电路；配置用于从库中选取所需的元件，并将其安装到设计单元的实体中；库用于存放已经编译的实体、结构体、包集合和配置。

1.2.2 FPGA的DE2_70开发板简述DE2_70开发板是基于FPGA应用的一种多功能运用的电子设备，它采用了Altera Cyclone II 2C70 FPGA芯片，给用户提供了方便，且所有的端口都是由FPGA来驱动，其可以利用硬件描述语言，通过软件编程、仿真、编译、最终下载到开发板上，从而实现具有特定功能的电路。

以下对DE2_70开发板的一些驱动管脚及芯片型号做简单是描述闭应明图1 DE2_70开发板DE2平台上提供的资源如下：1、Altera Cyclone II 系列的EP2C35F672C6 FPGA芯片（板上器件标号U11），该芯片内含35 000个逻辑单元（LE）。

2、主动串行配置器件EPCS16（板上器件标号U30）。

3、板上内置用于编程调试和用户API设计的USB Blaster，支持JTAG模式和AS模式；U25是实现USB Blaster的USB接口芯片FT245B；U26是用于控制和实现JTAG 模式和AS模式的CPLD器件EPM3128，可以通过SW19选择配置模式；USB接口为J9。

4、512K字节SRAM（U18）。

5、8M字节（1Mx4x16）SDRAM（U17）。

6、1M字节闪存（可升级至4M字节）（U20）。

7、SD卡接口（U19）。

8、4个按键KEY0 ~ KEY3。

9、18个拨动开关SW0 ~ SW17。

10、9个绿色LED灯LEDG0 ~ LEDG8。

11、18个红色LED灯LEDR0 ~ LEDR17。

12、两个板上时钟源（50MHz晶振Y1和27 MHz晶振Y3），也可通过J5使用外部时钟。

13、24位CD品质音频编/解码器WM8371（U1），带有麦克风输入插座J1、线路输入插座J2和线路输出插座J3。

14、VGA DAC ADV7123（U34，内含3个10位高速DAC）及VGA输出接口J12。

15、支持NTSC和PAL制式的TV解码器ADV7181B（U33）及TV接口J12。

第二章电子时钟设计第二章电子时钟设计2.1 电子钟的功能设计指标A、支持日历和当日事件提醒两种显示模式；B、具有电子钟的基本功能：年月日显示、是否闰年提示、阴阳历显示、中国传统重要节日提醒、中国24节气提示；C、支持定时自动关机功能；D、支持闹铃功能；E、FPGA基于DE2开发板。

2.2 电子钟的整体构造本电子时钟系统含有分频模块、计时模块、显示模块、节气提醒模块、闹铃提醒模块、传统节假日提醒模块、定时关机模块，阳历转阴历模块、译码转换模块等。

分频器通过晶振得到1HZ的频率时钟信号，加载到秒模块中，通过异步的计数方式，从而实现时钟计数的驱动。

通过译码转换模块，可以实现显示模块和提醒模块的功能，具体的框架图如下图所示：图2 电子钟结构闭应明2.2.1 分频模块详细代码描述见附录分频模块图3管脚说明如下Clk：50MHZ时钟输入COUT：1HZ时钟输出图3 50分频结构2.2.2 秒模块秒模块采用60进制，分频模块输出的时钟信号作为该模块的时钟信号clks，每当时钟的上升沿来时，就开始计数，即从0计数到59，之后返0，再开始计数到59，如此反复，每当计数到59后，都会产生一个进位信号clk1，这个进位信号作为分模块的时钟信号。