《物联网理论与技术》第4章：组合电路及其手工分析与设计

Q = D0 ( S1S0 ) + D1 ( S1S0 ) + D2 ( S1 S0 ) + D3 ( S1S0 )
MUX41
INH D0 D1 D2 D3 S1 S0 inst Q
图4-6 四选一数据选择器
图4-7 用数据选择器的实现方案
X = 0( BC ) + A( BC ) + A( BC ) + A( BC )
Y = Y3 + Y4 = A ⋅ B + A ⋅ B
（3）列出真值表 ） 表4-1 例4-1 真值表 A 0 0 1 1 B 0 1 0 1 Y 1 0 0 1
B
图4-2 单输出组合逻辑电路图 解：（1）写出各输出的逻辑函数表达式： ）写出各输出的逻辑函数表达式：
Y1 = A
Y3 = Y1 ⋅ Y2 = A ⋅ B
输 出 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1
表4-5 简化 真值表
1．三位二进制编码器 ．
C = I 4 + I5 + I6 + I 7 = I 4 + I5 + I 6 + I 7 = I 4 I5 I 6 I 7
B = I 2 + I3 + I6 + I7 A = I1 + I 3 + I 5 + I 7
4.1.1 组合逻辑电路的定义
逻辑表达式
一般为与或式，但形式不惟一， 一般为与或式，但形式不惟一，通过变换可实现用不同门电路 组成逻辑图。在一定程度上可以直接用于自动设计的描述， 组成逻辑图。在一定程度上可以直接用于自动设计的描述，如 转化为HDL描述。 描述。 转化为 描述 真实地反映出变量取值与函数值之间的关系， 真实地反映出变量取值与函数值之间的关系，通过对其进行状 态赋值可以得到对应的真值表。 态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效 手段，真值表具有惟一性。在自动设计中， 手段，真值表具有惟一性。在自动设计中，用真值表描述逻辑 更容易转化为HDL，从而有利于逻辑的自动设计。 更容易转化为 ，从而有利于逻辑的自动设计。 是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。 是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。 表示变量之间的逻辑关系， 表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图 实现。逻辑图只反映逻辑功能，不反映电路特性。 实现。逻辑图只反映逻辑功能，不反映电路特性。
图4-11 3位二进制编码器框图 位二进制编码器框图
1．三位二进制编码器 ．
表4-4 三位二进制编码器的真值表
I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 I3 0 0 0 1 0 0 0 0 I4 0 0 0 0 1 0 0 0 输入 I I0 I1 I2 I3 I4 I5 I6 I7 C 0 0 0 0 1 1 1 1 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1
C 0 0 0 0 1 1 1 1 0 0
B 0 0 1 1 0 0 1 1 0 0
A 0 1 0 1 0 1 0 1 0 1
图4-14 二－十进制编码器逻辑图
4.3.3 二－十进制编码器及其应用
表4-8 74LS147真值表 真值表 输 I9 1 0 1 1 1 1 1 1 1 1 I8 I7 I6 I5 入 I4 I3 I2 I1 1 × × × × × × × × 0 A3 1 0 0 1 1 1 1 1 1 1 输 出 A0 1 0 1 0 1 0 1 0 1 0
真值表
卡诺图 逻辑图
4.1.2 组合逻辑电路的手工分析步骤
（1）根据给定的逻辑电路，写出输出逻辑函数表达式； ）根据给定的逻辑电路，写出输出逻辑函数表达式； （2）用卡诺图或公式法化简逻辑函数表达式； ）用卡诺图或公式法化简逻辑函数表达式； （3）列出输入输出关系真值表； ）列出输入输出关系真值表； （4）根据真值表说明电路的逻辑功能。 ）根据真值表说明电路的逻辑功能。
Y2 = B
Y4 = A ⋅ B
Y = Y3 +Y4
（4）该电路实现的是同或逻辑功能。 ）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 ． 所示， 【例4-2】已知逻辑电路如图 】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。 所示 分析该电路的逻辑功能。
多输出组合逻辑电路图（来自QuartusII） 图4-3 多输出组合逻辑电路图（来自 ）
C A B
（a）采用与门和或门实现 ）
Y = ABC = A+ B +C
X
X
C A B
(b) 采用与非门实现
图4-4 例4-3函数 函数 X的卡诺图 的卡诺图
图4-5 例4-3的逻辑电路图 的逻辑电路图
4.2.2 组合逻辑电路的设计示例
第一种方案。可以采用多路数据选择器。 第一种方案。可以采用多路数据选择器。
图4-12 三位二进制编码器的逻辑图
2．优先编码器 ．
图4-13 74LS148 的逻辑符号
表4-6 74LS148真值表 真值表
输 EIN 1 0 0 0 0 0 0 0 0 0 7N × 1 0 1 1 1 1 1 1 1 6N × 1 × 0 1 1 1 1 1 1 5N × 1 × × 0 1 1 1 1 1 4N × 1 × × × 0 1 1 1 1 入 3N × 1 × × × × 0 1 1 1 2N × 1 × × × × × 0 1 1 1N × 1 × × × × × × 0 1 0N × 1 × × × × × × × 0 GSN 1 1 0 0 0 0 0 0 0 0 输 EON 1 0 1 1 1 1 1 1 1 1 出 A2 1 1 0 0 0 0 1 1 1 1 A1 1 1 0 0 1 1 0 0 1 1 A0 1 1 0 1 0 1 0 1 0 1
4.2 组合逻辑电路手工设计方法
4.2.1 组合逻辑电路的一般设计步骤 （1）对实际逻辑问题进行逻辑抽象，确定输入、 输出变 ）对实际逻辑问题进行逻辑抽象，确定输入、 分别对输入、输出变量逻辑赋值的具体含义进行定义， 量；分别对输入、输出变量逻辑赋值的具体含义进行定义， 然后根据输出与输入之间的逻辑关系列出真值表。 然后根据输出与输入之间的逻辑关系列出真值表。 （2）根据真值表写出相应的逻辑函数表达式。 ）根据真值表写出相应的逻辑函数表达式。 （3）将逻辑函数表达式化简，并转换成所需要的形式。 ）将逻辑函数表达式化简，并转换成所需要的形式。 （4）根据最简逻辑函数表达式画出逻辑电路图。 ）根据最简逻辑函数表达式画出逻辑电路图。
4.2.2 组合逻辑电路的设计示例
与非门” 或非门”设计一个表决电路。设计一个A、 【例4-3】 用“与非门”或“或非门”设计一个表决电路。设计一个 、B 】 共三人的表决电路。 和C共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同 共三人的表决电路 当表决某个提案时，多数人同意，则提案通过； 具有否决权。 时A具有否决权。若全票否决，也给出显示。 具有否决权 若全票否决，也给出显示。
具有否决权。 解：（1）进行逻辑抽象，建立真值表。设A具有否决权。按按 ）进行逻辑抽象，建立真值表。 具有否决权 钮表示输入1，不按按钮表示输入0； 时表示提案通过； 钮表示输入 ，不按按钮表示输入 ；以X为1时表示提案通过； 为 时表示提案通过 Y为1时表示提案全票否决。 为 时表示提案全票否决。 时表示提案全票否决 (2) 根据真值表求出函数 和Y的最简逻辑表达式。作出函数 的 根据真值表求出函数X和 的最简逻辑表达式 作出函数X的 的最简逻辑表达式。 卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为： 卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为： 实现逻辑表函数的电路图。 实现逻辑表函数的电路图。 (3) 将上述表达式变换成“与非”-“与非”表达式： 将上述表达式变换成“与非” “与非”表达式： A 0 0 0 0 1 1 1 1 B C 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 X 0 0 0 0 0 1 1 1
4.2.2 组合逻辑电路的设计示例
第二种方案。就是采用 线 线译码器 线译码器。 第二种方案。就是采用3线-8线译码器。
m0=(000) m1=(001) m2=(010) m3=(011) m4=(100) m5=(101) m6=(110) m7=(111) Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A2 A1 A0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A B C
A2 A1 A0
X
图4-8 3线-8线译码器 线 线译码器
图4-9 用译码器和与非门实现例4-3的函数功能 用译码器和与非门实现例 的函数功能
X ( A, B, C ) = A( BC ) + A( BC ) + A( BC ) = m5 + m6 + m7 = m5 m6 m7
4.3 编码器
4.3.1 编码器的基本概念
实现编码功能的电路称为编码器(encoder) 实现编码功能的电路称为编码器 编 码 器
M个信号 个信号
n位二进制代码 位二进制代码
图4-10 编码器框图
4.3.2 二进制编码器
位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。 个信号进行编码的电路叫二进制编码器。 用n位二进制代码对 位二进制代码对 个信号进行编码的电路叫二进制编码器 1．三位二进制编码器 ． I0 3位二进制 位二进制 编码器 C B A I7
第4章 章