第6章计算机组成原理
《计算机组成原理》第6章jc
第6章存储器教学要求了解存储器的基本概念和性能指标、存储器芯片的类型和工作原理;掌握存储器的分类和存储系统的层次结构;掌握主存储器的基本组成及其工作过程、主存储器与CPU 的连接方法;掌握随机存储器和只读存储器的工作特征;理解cache的基本原理和工作方式;了解虚拟存储器的工作原理;掌握cache命中率的算法;理解cache替换算法的原理和过程,并能熟练应用两种常用的替换算法;掌握cache地址映像的原理。
教学重点存储器的基本组成及其工作过程、存储系统的存储结构、cache的基本原理和工作方式。
教学难点随机存储器的基本组成及工作原理、cache的工作方式。
课时安排本章安排10课时。
其中,理论讲授6课时,上机实验4课时。
教学大纲一、存储器概述1.存储器的基本概念2.存储器的分类3.存储器的性能指标4.存储系统的层次结构二、主存储器1.主存储器的概念2.主存储器的基本组成3.随机存储器的构成和常用芯片介绍4.只读存储器的分类和特点三、cache1.cache的概念2.cache的组成和工作原理3.替换算法4.cache的地址映像四、虚拟存储器1.虚拟存储器的功能和特点2.虚拟存储器的管理方式3.虚拟存储器的类型主要概念1.存储器2.存储器的分类3.主存储器4.随机存储器5.只读存储器6.存储系统的层次结构7.cache8.替换算法9.虚拟存储器实验存储器部件实验4课时在组成与系统结构试验台上搭建电路,观察、理解、验证存储器部件的原理和功能。
计算机组成原理(蒋本珊)第六章
第六章1.控制器有哪几种控制方式?各有何特点?解:控制器的控制方式可以分为3种:同步控制方式、异步控制方式和联合控制方式。
同步控制方式的各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲。
这种控制方式设计简单,容易实现;但是对于许多简单指令来说会有较多的空闲时间,造成较大数量的时间浪费,从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制,而根据指令或部件的具体情况决定,需要多少时间,就占用多少时间。
异步控制方式没有时间上的浪费,因而提高了机器的效率,但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
2.什么是三级时序系统?解:三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分为若干个机器周期,每个机器周期划分为若干个节拍,每个节拍中设置一个或几个工作脉冲。
3.控制器有哪些基本功能?它可分为哪几类?分类的依据是什么?解:控制器的基本功能有:(1)从主存中取出一条指令,并指出下一条指令在主存中的位置。
(2)对指令进行译码或测试,产生相应的操作控制信号,以便启动规定的动作。
(3)指挥并控制CPU 、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3类,分类的依据在于控制器的核心———微操作信号发生器(控制单元CU)的实现方法不同。
4.中央处理器有哪些功能?它由哪些基本部件所组成?解:从程序运行的角度来看,CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯·诺依曼结构的计算机而言,数据流是根据指令流的操作而形成的,也就是说数据流是由指令流来驱动的。
中央处理器由运算器和控制器组成。
5.中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。
解:CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的,它可分为通用寄存器和专用寄存器两大类。
6计算机组成原理第6章流水线原理
结果
6.1 先行控制技术
• 先行控制(look-ahead)技术最早在IBM公司研制的 STRETCH机器中采用。目前,许多处理机中都已经采 用了这种技术,包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率,加速比和效率。
6.4.1 吞吐率TP
吞吐率(TP ── ThroughPut)指流水线在单位时间内执行的任务数, 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时,有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种: 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行,称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性:
– 空间并行性:即在一个处理机内设置多个独 立的操作部件,并让这些操作部件并行工作, 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW:指让一条指令包含多个独立的操 作字段,并且分别控制多个功能部件并行工作的技术。
一.重叠解释方式
1.一条指令的几个过程段
1)取指令:根据PC(指令计数器)从M(存储器)取 出指令送到IR(指令寄存器)
2)译码分析:译出指令的操作性质,准备好所需数 据
3)执行:将准备好的数按译出性质进行处理,主要 涉及ALU(算术逻辑运算部件)
计算机组成原理第6章
第6章中央处理器
图 6-6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6-5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6-7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。
《计算机组成原理》教学课件 第六章
来指挥的,所以它是执行部件。
CPU的功能和组成
第14页
运算器的主要功能有:
(1) • 执行所有的算术运算。 (3) • 执行所有的逻辑运算,并进行逻辑测试,如零值测试或两个值的比较。
CPU的功能和组成
第15页
6.1.3 CPU中的主要寄存器
的累加寄存器,多达16个、32个,甚至更多。当使用多个累
加器时,就变成通用寄存器堆结构,其中任何一个可存放
源操作数,也可存放目的操作数。在这种情况下,需要在指
令格式中对寄存器号加以编址。
第20页
CPU的功能和组成
第21页
(6)程序状态寄存器
保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。这些标志位通常分别由 1位触发器保存。除此之外,程序状态寄存器还保存中断和系统工作状态等信息,以便使 CPU和系统能及时了解机器运行状态和程序运行状态。因此,程序状态寄存器是一个由各 种状态条件标志拼凑而成的寄存器。
设之间信息传送的中转站,补偿CPU和主存、外设之 间在操作速度上的差别。在单累加器结构的运算器中,
数据缓冲寄存器还可兼作为操作数寄存器。
第19页
CPU的功能和组成
(5)累加寄存器
通常简称为累加器,是一个通用寄存器。其功能是,当运算 器的ALU执行算术或逻辑运算时,为ALU提供一个工作 区。累加寄存器暂时存放ALU运算的结果信息。目前CPU中
条指令的操作信号,把各种操作信号送往相应的部 件,从而控制这些部件按指令的要求进行操作。
第8页
时间控制 (3)
指对各种操作实施时间上的定时。在计算机中,各种指令的操作信号及一条指令的整个
广东海洋大学计算机组成原理第六章
6.4总线的定时和数据传送模式
二、总线数据传送模式 1、读/写操作:
读操作是由从方到主方的数据传送;写操作是由主 方到从方的数据传送。 主方先以一个总线周期发出命令和从方地址,经过 一定的延时再开始数据传送总线周期。 为了提高总线利用率,减少延时损失,主方完成寻 址总线周期后可让出总线控制权,以使其他主方完 成更紧迫的操作。然后再重新竞争总线,完成数据 传送总线周期。
♦北
♦南
♦CPU ♦桥 ♦PCI ♦桥 ♦ISA
19
6.2 总线接口
一、信息的传送方式
计算机系统中,传输信息 基本有三种方式:
串行传送 并行传送 分时传送
系统总线上传送的信息必 须采用并行传送方式。 分时传送即总线的分时复 用。
20
6.2 总线接口
串行传送
使用一条传输线,采用脉冲传送,有脉冲表 示1,无脉冲表示0。 优点:成本低廉。 缺点:速度慢。 位时间:一个二进制位在传输线上占用的时 间长度 串行传送时低位在前、高位在后
32
6.4总线的定时和数据传送模式
一、总线定时 总线的一次信息传送过程:请求总线、总线仲 裁、寻址、信息传送、状态返回。 定时:事件出现在总线上的时序关系。
同步定时 异步定时
33
6.4总线的定时和数据传送模式
1、同步定时
34
6.4总线的定时和数据传送模式
2、异步定时
35
【例3】某CPU采用集中式仲裁方式,使用 独立请求与菊花链查询相结合的二维总线 控制结构。每一对请求线BRi和授权线 BGi组成一对菊花链查询电路。每一根请 求线可以被若干个传输速率接近的设备共 享。当这些设备要求传送时通过BRi线向 仲裁器发出请求,对应的BGi线则串行查 询每个设备,从而确定哪个设备享有总线 控制权。请分析说明图6.14所示的总线仲 裁时序图。
计算机组成原理(第六章)
(5) 单总线结构容易扩展成多CPU系统:这只要在
系统总线上挂接多个CPU即可。
总线系统
2.双总线结构
这种结构保持了单总线系统简单、易于扩充的优
点,但又在CPU和主存之间专门设臵了一组高速的存 储总线,使CPU可通过专用总线与存储器交换信息, 并减轻了系统总线的负担,同时主存仍可通过系统总 线与外设之间实现DMA操作,而不必经过CPU。当然 这种双总线系统以增加硬件为代价。 CAI演示
总线系统
3.三总线结构
它是在双总线系统的基础上增加I/O总线形成的。 CAI演示。
在DMA方式中,外设与存储器间直接交换数据而 不经过CPU,从而减轻了CPU对数据输入输出的控制, 而“通道”方式进一步提高了CPU的效率。通道实际 上是一台具有特殊功能的处理器,又称为IOP(I/O处理 器),它可以分担一部分CPU的功能,以实现对外设的统 一管理及外设与主存之间的数据传送。显然,由于增 加了IOP,使整个系统的效率大大提高。然而这是以 增加更多的硬件代价换来的。
计算机组成原理
第六章 总线系统
课程教学要求
本章内容:
6.1 总线的概念和结构形态 6.2 总线接口
6.3 总线的仲裁、定时和数据传送模式
6.4 PCI总线
6.5 ISA总线和Future+总线
本章小结
总线系统
6.1 总线的概念和结构形态
6.1.1 总线的基本概念 6.1.2 总线的连接方式 6.1.3 总线结构对计算机系统性能的影响 6.1.4 总线的内部结构 6.1.5 总线结构实例
求串行数据或并行数据的方式不同,适配器分为串行
用。
总线系统
6.2 总线接口
6.2.1 信息的传送方式
计算机组成原理第六章课件优秀课件
中断控制逻辑用来控制中断处理的硬件逻辑。
计算机组成原理第 六章课件
教学目标
• 掌握中央处理器的基本工作原理 • 掌握程序控制基本思想
教学重点
• 中央处理器的总体结构 • 指令的执行与时序产生器 • 微程序设计技术和微程序控制器 • 硬布线控制器与门陈列控制器
教学过程
• 6.1 中央处理器的总体结构 • 6.2 指令的执行与时序产生器 • 6.3 微程序设计技术与微程序控制器 • 6.4 硬布线控制器与门阵列控制器 • 6.5 CPU新技术
一条指令的功能往往是由若干个操作信号的组合来实现的。 (3)时间控制
对各种操作实施时间上的控制称为时间控制。 各种指令的操作信号均受到时间的严格控制; 一条指令的整个执行过程也受到时间的严格控制。 (4)数据加工
6.1.1 中央处理器的功能与组成
二、控制器的功能(基本功能) 控制器的基本功能就是负责指令的读出,进行识别和解释,并指挥协 调各功能部件执行指令。
阶段:取指令;分析指令;执行指令。 1、取指令 (1) (PC)→MAR,READ (2) (PC)+1→PC (3) 读操作(将MAR所指定的地址单元的内容读出)→MDR,并发出 MFC(Wait for MFC) (4) (MDR) →IR,指令译码器对操作码字段OC开始译码。
6.2.1 指令周期 (3/18)
6.2.1 指令周期 (5/18)
一、基本工作过程 3、执行指令
计算机组成原理第6章作业解答
11
4
数符 阶符 阶码
10 尾数
此时只要将上述答案中的数符位移 到最前面即可。
13. 浮点数格式同上题,当阶码 基值分别取2和16时,
(1)说明2和16在浮点数中如何 表示。
(2)基值不同对浮点数什么有 影响?
(3)当阶码和尾数均用补码表 示,且尾数采用规格化形式,给出两
种情况下所能表示的最大正数和非零 最小正数真值。
(3)若要1/4 X > 1/16,只要a1=0,a2 可任取0或1;
当a2=0时,若a3=0,则必须a4=1, 且a5、a6不全为0(a5 or a6=1;若a3=1, 则a4~a6可任取0或1;
当a2=1时, a3~a6可任取0或1。
3. 设x为整数,[x]补=1,x1x2x3x4x5, 若要求 x < -16,试问 x1~x5 应取何值?
1
4
1
10
阶符 阶码 数符
尾数
注意: 1)正数补码不“变反+1”。 2)机器数末位的0不能省。
将十进制数转换为二进制: x1=51/128=(0.011 001 1)2
=2-1 (0.110 011)2 x2= -27/1024=(-0.000 001 101 1)2
=2-5 (-0.110 11)2 x3=7.375=(111.011)2
计算机的运算方法
第六章
9
1. 最少用几位二进制数即可表示任 一五位长的十进制正整数?
解:五位长的十进制正整数中,最 大的数99999满足条件:216(=65536) <99999<217(=131072),故最少用17位 二进制数即可表示任一五位长的十进制 正整数。
2. 已知X=0.a1a2a3a4a5a6(ai为0或 1),讨论下列几种情况时ai各取何值。
计算机组成原理第六章
指令周期的基本概念
节拍的宽度取决于CPU完成一次基本的微操作的时 间,如:ALU完成一次正确的运算,寄存器间的一 次数据传送等。
不同的指令,可能包含不同数目的机器周期。 一个机器周期中,包含若干个时钟周期(节拍脉冲
或T脉冲)。 CPU周期规定,不同的计算机中规定不同
2. 每条指令的指令周期不同
➢译码器经过对指令进行分析和解释,产生相应的控 制信号提供给时序控制信号形成部件。
机器周期、工作节拍、脉冲及启停控制线路
➢由脉冲源产生一定频率的脉冲信号作为整个机器的 时钟脉冲
时序控制信号形成部件
➢时序控制信号形成部件又称微操作信号发生器,真 正控制各部件工作的微操作信号是由指令部件提供 的操作信号、时序部件提供的时序信号、被控制功 能部件所反馈的状态及条件综合形成的。
2. 微操作:是微命令的操作过程。
– 微命令和微操作是一一对应的。 – 微命令是微操作的控制信号,微操作是微命令的操作过程。 – 微操作是执行部件中最基本的操作。
由于数据通路的结构关系,微操作可分为相容的和互斥:
1. 互斥的微操作,是指不能同时或不能在同一个节拍内并行执行的 微操作。可以编码
2. 相容的微操作,是指能够同时或在同一个节拍内并行执行的微操 作。必须各占一位
联合控制方式
– 大部分指令在固定的周期内完成,少数难以确定的操作采 用异步方式
– 机器周期的节拍脉冲固定,但是各指令的机器周期数不固 定(微程序控制器采用)
微程序控制原理
1. 微命令:控制部件向执行部件发出的各种控制命令叫作 微命令,它是构成控制序列的最小单位。
– 例如:打开或关闭某个控制门的电位信号、某个寄存器的打入脉 冲等。
读写时序信号的译码逻辑表达式
计算机组成原理第六章中央处理器
2009.7.2
计算机组成原理
25
2.垂直微指令 在微指令中设置有微操作码字段,采用微操作码 编译法,由微操作码规定微指令的功能,成为垂直型 的微指令。其特点是不强调实现微指令的并行控制功 能,通常一条微指令只要求就能控制实现一二种微操 作。 (1)寄存器-寄存器传送型微指令 微指令格式:
2009.7.2
存储器 指令/数据 CLA ADD 40 JMP 21 … 000 006 … 图6-9 取出CLA指令
数据总线
2009.7.2
计算机组成原理
6
2.执行指令阶段 CLA指令的执行阶段如图6-10所示。
CPUBiblioteka 清AC 算术逻辑单元 状态条件寄存器 000 000 累加器
指令执行控制 操作控制器 时序发生器 指令译码器 时钟 状态反馈
2009.7.2
计算机组成原理
18
5.4.2 微程序控制器的组成 1.程序控制器的组成 微程序控制器的逻辑组成框图如图6-17所示。
微命令系列 IR PSW PC 微地址 形成逻辑 … ID … ID
…
顺 序 控 制 方 式
微 地 址 给 定 部 分
微操作控制字段
顺序控制字段
μ IR
……
μ AR
ROM
5.3 指令周期
5.3.1指令周期的基本概念 计算机之所以能自动地工作,是因为CPU能从存放程 序的内存里取出一条指令并执行这条指令,并且能够连续地取 指令,执行指令……如此周而复始,构成了一个封闭的循环。 这个循环将一直继续下去,直到遇到停机指令才能停止,如图 6-6所示。
开始
取一条指令
执行该指令
取指令阶段第一条指令的取指阶段如图69所示图69取出cla指令地址000020000006指令数据操作控制器时序发生器累加器1算术逻辑单元状态条件寄存器000020程序计数器地址寄存器clacla指令译码器指令寄存器时钟状态反馈存储器020cla021add40022jmp21040000006地址总线数据总线cpu200972计算机组成原理2
计算机组成原理-第6章 中央处理器
9、制造工艺 线宽是指芯片内电路与电路之间的距离,可 以用线宽来描述制造工艺。线宽越小,意味着芯 片上包括的晶体管数目越多。Pentium Ⅱ的线宽 是0.35μm,晶体管数达到7.5M个;Pentium Ⅲ的 线宽是0.25μm,晶体管数达到9.5M个;Pentium 4的线宽是0.18μm,晶体管数达到42M个。近年 来线宽已由0.15μm、0.13μm、90nm一直发展到 目前最新的65nm,而45nm和32nm的制造工艺 将是下一代CPU的发展目标。
4、前端总线频率 前端总线(Front Side Bus),通常用FSB表 示,它是CPU和外界交换数据的最主要通道,主 要指连接CPU和北桥芯片,因此前端总线的数据 传输能力对计算机整体性能作用很大。 在Pentium 4出现之前,前端总线频率与外 频是相同的,因此往往直接称前端总线频率为外 频。随着计算机技术的发展,需要前端总线频率 高于外频,因此采用了QDR(Quad Date Rate) 技术或者其他类似的技术,使得前端总线频率成 为外频的2倍、4倍甚至更高。
从程序运行的角度来看,控制器的基本功能 是对指令流和数据流在时间与空间上实施正确的 控制。
对指令流的控制: 指令流出的控制 指令分析与执行的控制 指令流向的控制
对数据流的控制主要应包括对数据的流入 与流出的控制;对数据变换、加工等操作的控 制。
对于冯·诺依曼结构的计算机而言,数据流 是根据指令流的操作而形成的,也就是说数据 流是由指令流来驱动的。
… 状态寄存器 节拍发生器 译码器 地址形成中断控制逻辑
指令结束 中断请求
时钟
操作码
地址码
1、指令部件 指令部件的主要任务是完成取指令并分析指 令。指令部件包括: ⑴ 程序计数器(PC) ⑵ 指令寄存器(IR) ⑶ 指令译码器(ID):指令译码器又称操作码译 码器或指令功能分析解释器。暂存在指令寄存器 中的指令只有在其操作码部分经过译码之后才能 识别出这是一条什么样的指令,并产生相应的控 制信号提供给微操作信号发生器。
计算机组成原理(第六章)
• • • • 中央处理器(CPU)由运算器和控制器组成。 运算器主要用来完成各种算术和逻辑运算功能; 寄存器:用来存放中间结果、缓冲作用 控制器是全机的指挥中心,在在它的控制下,计算机总是遵循“取指令, 执行指令,取下条指令,执行下条指令…”这样周而复始地工作直到停机 为止。 控制器对指令的执行过程的控制有三种方式: – 同步控制方式
• 现代计算机系统广泛采用的方式 • 基本思想:将每个指令周期分成多个机器周期,每个机器周期中再分成 多个节拍,于是各条指令可取不同的机器周期数作为各自的指令周期。 如简单指令包含一个机器周期,复杂指令可包含多个机器周期。 • 这种方式不浪费很多时间,控制上又不十分复杂。
二、控制器的功能与组成 1、控制器的功能
WE M
RD M
RD M
ZF=1?
IR(ADR)→PC
写入操作
读出操作
AC+MDR→AC
读出操作
AC∩MDR→AC
0→启停逻辑
第六章 中央处理器 (10)
四、时序部件
– 指令的执行过程严格按照指令操作流程图所规定的时序定时; – 时序部件用来产生必要的时序信号为机器周期和节拍信号定时; – 根据组成计算机各部件的器件特性,时序信号通常采用“电位-脉 冲”制。 – 时序部件的构成
C0~C31
译码器
Hale Waihona Puke XXXXX 控制字段源部件地址
目标部件地址
地址字段
第六章 中央处理器 (19)
(2)、微指令的地址字段 – 微程序有两种不同的顺序控制方式:断定方式和增量方式。两种方 式下地址字段的设置不同。 – 断定方式
• 微指令在CM可不顺序存放 • 外部测试条件的考虑
2024版计算机组成原理第六章课件
计算机组成原理第六章课件•第六章概述•计算机系统层次结构•指令系统体系结构•微程序控制器目录•存储系统•输入输出系统•总结与展望第六章概述01掌握计算机系统的基本组成和工作原理;理解计算机中数据的表示和运算方法;了解计算机指令系统和汇编语言程序设计的基本原理;具备分析和设计简单计算机系统的能力。
01020304教学目标与要求章节内容与结构计算机中数据的运算阐述计算机中基本运算的实现方法,如算术运算、逻辑运算和移位运算等;计算机中数据的表示介绍计算机中数值数据和非数值数据的表示方法,包括进制数、定点数和浮点数等;计算机系统的基本组成包括硬件系统和软件系统两大部分,其中硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成;指令系统介绍指令的基本格式、寻址方式和指令的分类等;汇编语言程序设计简要介绍汇编语言的基本语法和程序设计方法。
由硬件系统和软件系统组成的整体,用于实现数据处理和信息存储等功能;计算机系统硬件系统软件系统计算机的物理部分,包括各种电子器件和机械设备等;计算机的程序和数据部分,用于控制和管理计算机的运行;030201执行算术运算和逻辑运算的部件;运算器控制计算机各部件协调工作的部件;控制器用于存储数据和程序的部件;存储器输入设备将外部信息转换为计算机能识别的二进制代码的部件;输出设备将计算机处理后的结果转换为人们能识别的信息的部件。
计算机系统层次结构02计算机系统抽象层的转化指令集体系结构层应用程序员通过该层使用机器指令编写的程序可以在多种处理器上运行,实现程序的可移植性。
微程序机器层该层通过微指令实现对指令集体系结构层的解释,微指令由硬件直接执行。
传统机器层该层包括操作系统、汇编语言以及传统的高级语言编译器和解释器,为程序员提供更为抽象和易用的编程接口。
操作系统通过系统调用为应用程序提供对硬件资源的访问接口,如文件操作、网络访问等。
系统调用硬件通过中断和异常机制与软件进行交互,实现处理器与外设之间的通信以及错误处理等功能。
《计算机组成原理》6-CPU设计
6.1.2 CPU组成——CPU内部数据通路
CPU 运算器
寄存器
中断
系统
CU
时序系统
数
地
控
据
址
制
线
线
线
在确定一台计算机的总体结构的时候,主要考 虑这样以下问题:
设置哪些部件; 各部件间如何传递信息(即数据通路); 主机与外围设备之间如何实现信息传送; 如何形成微操作命令序列。 前三个问题于机器指令系统设计有密切的关系; 后一个问题涉及到设计策略,其中,数据通路结构 是总体结构设计的核心。
但这种寄存器结构使所需单元器件与连接线增多, 不利于集成度的提高。
6.1.2 CPU组成——CPU典型内部数据通路
M
移位器
D R
ALU
RN
...
锁存器
锁存器
R2
M A
R1
R
IR
PC
状
CU
…
态 信
时钟
…
息
控制信号
3)单组内总线、集成寄存器结构。为了提高寄存 器的集成度,常将寄存器组制作成为小型半导体存储 器结构,一个存储单元就相当于一个寄存器。
6.1.2 CPU组成——CPU典型内部数据通路
2)单组内总线、分立寄存器结构。它的特点是 寄存器分别独立设置,采用一组单向的数据总线, 以ALU为内部数据传送通路的中枢。由于各寄存器在 物理上彼此分立,它们的输出端均与ALU输入端的多 路选择器相连(MAR除外因为它的特殊作用使得它 只能接收地址,传送给主存),多路选择器可以采 用与或逻辑,在同一时刻最多可以选择两路输入, 送入ALU进行相应运算处理。寄存器的数据输入来自 CPU内部总线,由于寄存器彼此分离,只要发出相 应的同步打入脉冲,即可使内总线同时将数据打入 一个或多个寄存器。
计算机组成原理习题答案第六章
1.如何区别存储器和寄存器?两者是一回事的说法对吗?解:存储器和寄存器不是一回事。
存储器在CPU 的外边,专门用来存放程序和数据,访问存储器的速度较慢。
寄存器属于CPU 的一部分,访问寄存器的速度很快。
2.存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有哪些层次?解:存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次,其中高速缓存和主存间称为Cache -主存存储层次(Cache 存储系统);主存和辅存间称为主存—辅存存储层次(虚拟存储系统)。
3.什么是半导体存储器?它有什么特点?解:采用半导体器件制造的存储器,主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
4.SRAM 记忆单元电路的工作原理是什么?它和DRAM 记忆单元电路相比有何异同点?解:SRAM 记忆单元由6个MOS 管组成,利用双稳态触发器来存储信息,可以对其进行读或写,只要电源不断电,信息将可保留。
DRAM 记忆单元可以由4个和单个MOS管组成,利用栅极电容存储信息,需要定时刷新。
5.动态RAM 为什么要刷新?一般有几种刷新方式?各有什么优缺点?解:DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的,由于电容上的电荷会随着时间的推移被逐渐泄放掉,因此每隔一定的时间必须向栅极电容补充一次电荷,这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式3种。
集中方式的特点是读写操作时不受刷新工作的影响,系统的存取速度比较高;但有死区,而且存储容量越大,死区就越长。
分散方式的特点是没有死区;但它加长了系统的存取周期,降低了整机的速度,且刷新过于频繁,没有充分利用所允许的最大刷新间隔。
精品课件-计算机组成原理-第6章
总线带宽=(总线宽度/8位)×总线频率
(6.1)
[例6.1] 如果一个总线时钟周期中并行传送64位数据,
总线时钟频率为66 MHz, 则其总线带宽是多少?
解: 设总线带宽为Dr, 64位=8B(B表示字节), 则Dr Dr=8B×66×1000000/s=528 MB/s
即总线带宽为528 MB/s。
第 章 总线结构
(6) 同步方式: 有同步或异步之分。 在同步方式下, 总线上主模块与从模块进行一次传输所需的时间(即传输周期或 总线周期)是固定的, 并严格按系统时钟来统一定时主、 从模块之间的传输操作, 只要总线上的设备都是高速的, 总线 的带宽便可允许很宽。 在异步方式下, 采用应答式传输技术, 允许从模块自行调整响应时间, 即传输周期是可以改变 的, 故总线带宽减少。
第 章 总线结构
(2) 总线时钟: 总线中各种信号的定时基准。 一般来说, 总线时钟频率越高, 其单位时间内的数据传输量越大, 但二者 不完全是比例关系。 随着技术的不断进步, 总线时钟也在快速 地发生变化。 例如ISA总线时钟为8 MHz, 到了PCI局部总线, 其时钟为33/66 MHz。
(3) 最大数据传输速率: 在总线中每秒钟传输的最大 字节量, 用MB/s表示, 即每秒多少兆字节。 在现代微机中, 一般可做到一个总线时钟周期完成一次数据传输, 因此总线的 最大数据传输速率为总线宽度除以8(每次传输的字节数)再乘 以总线时钟频率。
第 章 总线结构
(2) 功能特性。 总线的功能特性包括总线的功能层次、 资源类型、 信息传递类型、 信息传递方式和控制方式、 总线 中每一根线的功能等。 例如地址总线的宽度指明了总线能够直 接访问存储器的地址空间范围; 数据总线的宽度指明了访问一 次存储器或外设时能够交换数据的位数; 控制总线包括CPU发出 的各种控制命令(如存储器读/写、 I/O读/写等), 请求信号 与仲裁信号、 中断信号等。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
(4)CPU响应中断后如何保护现场; (5)CPU响应中断后,如何停止原程序的 执行而转入中断服务程序的入口地址; (6)中断处理结束后,CPU如何恢复现场, 如何返回到原程序的间断处; (7)若在中断处理过程中又出现了新的中 断请求,CPU该如何处理。
• 对这些问题的解决,只有在中断系统中 配置相应的硬件和软件,才能完成整个 中断处理任务。但在有些计算机中,把 部分相应的功能分散在了各接口电路中 实现。 • 下面以Pentium微处理器的中断处理为例, 来了解中断系统的特点。
• 计算机能自动执行存放在主存中的程序。 程序是指令的有序集合,计算机每执行一 段程序,就可完成一定的功能。具体执行 过程是:计算机从主存中取出一条指令, 按指令操作码及指令中的其他有关信息执 行以实现指令所要求的功能,然后按顺序 递增或转移指令要求的目的地址,从主存 中取出下一条指令……重复上述过程,直 至停机指令为止。
6.2.3 控制单元与中断系统
• 控制单元CU产生CPU所需要的全部微操 作控制信号。所谓微操作,即计算机中最 简单的、不能再分解的操作,如打开某一 个控制门或寄存器的清除脉冲等。复杂操 作是通过执行一系列微操作实现的。
• 控制单元CU根据指令译码器产生的操作 控制信号、时序部件产生的时序信号以 及其他控制条件可以产生整个机器所需 要的全部操作控制信号。这些控制信号 引向计算机各个部件,以控制各部件执 行指令所要求的功能。该控制单元部件 可由硬布线方式或微程序方式实现,这 将在后面章节详细介绍。
(3)地址寄存器
• 地址寄存器用于存放地址,其本身可以 具有通用性,也可用于特殊的寻址方式。 地址寄存器的位数必须足够长,以满足 足够大的寻址范围。
(4)条件代码寄存器
• 这类寄存器中存放条件码,它们对用户 来说是部分透明的。条件码是CPU根据 运算结果由硬件设置的位,常用的有N、 Z、V、C等。条件码可被测试,作为分 支运算的依据。此外,有些条件码可被 直接置位或复位。
3、寄存器结构举例 (1)8086的寄存器组织 • 8086是Intel公司的16位微处理器,它 内部包含有4组16位寄存器,它们是通 用寄存器组、指针和变址寄存器组、段 寄存器组、指令指针及标志位寄存器。 如图6-3所示。
图6-3 8086CPU的寄存器组
• 通用寄存器组是AX,BX,CX和DX,用 以存放16位数据或地址。也可分成8个8 位寄存器来使用,低8位是AL,BL,CL 和DL,高8位是AH,BH,CH和DH, 此时只能存放8位数据,不能存放地址。 为了缩短指令代码的长度,在8086中, 某些通用寄存器用作专门用途。如AX作 累加器,CX在串指令中作计数寄存器等。
• 中央处理器就是专门用于完成上述功能 的计算机部件。CPU在计算机系统的运 行中起着重要的作用,它具有如下四个 方面的基本功能。 (1)指令控制,即控制指令的执行顺序。 CPU必须对指令的执行顺序进行控制, 正确产生下一条指令在内存中的地址, 以保证指令序列正确执行。
ቤተ መጻሕፍቲ ባይዱ
(2)操作控制,即指令内操作信号的控 制。一条指令的功能一般需要若干个操 作信号的组合来实现,因此,CPU必须 管理并产生由内存取出的每条指令所要 求的操作信号,把各种操作信号送往相 应的部件,从而控制这些部件按指令的 要求进行动作。
• 指针和变址寄存器包括基址指针寄存器 BP,堆栈指针寄存器SP,源变址寄存器 SI,目的变址寄存器DI。这组寄存器存 放的内容通常是某一段内地址偏移量, 用来形成操作数地址,主要在堆栈操作 和变址运算中使用。
• 8086CPU可直接寻址1MB的存储器空间, 直接寻址需要20位地址码,而所有内部寄 存器都是16位的,只能直接寻址64KB, 因此对存储器采用分段技术来解决此问题。
图6-5 MC68000的寄存器
• 其中8个数据寄存器主要用于数据存储管 理,在寻址方式中仅用作变址寄存器。 寄存器允许8位、16位和32位的数据格 式运算,这些都可以由操作码确定。
• 在地址寄存器中存放着32位的地址,其 中两个寄存器(A7和A7`)也用作堆栈 指针。但它们一个用于操作系统,一个 用于用户,具体的选择取决于当前的执 行模式。不过在某一时刻这两个寄存器 只能使用一个。 • MC68000还包括一个32位程序计数器PC 和一个16位的状态寄存器。
6.1 CPU的功能
• 中央处理器(CPU)是计算机系统的核 心组成部件,它包括运算器和控制器两 大部分。在早期的计算机中,器件集成 度低,运算器与控制器是两个相对独立 的部分。随着大规模、超大规模集成电 路技术的发展,逐渐趋向于将CPU作为 一个整体。在微型计算机中,已将CPU 集成为一块芯片,称为微处理器。
• 标志寄存器EFLAGS为32位,包含若干 状态标志和控制标志,状态标志由微处 理器执行某种操作后自动设置,其低位 部分与8086兼容。 • 段寄存器除了原有的CS,DS,SS和ES 外,又增加了两个新的段寄存器FS和 GS,它们也是附加数据段寄存器,都仍 为16位寄存器。
(3)MC68000的寄存器组织 • Motorola MC68000的寄存器设计方案 是将它的寄存器分成了8个数据寄存器 (D0~D7)和9个地址寄存器(A0~A7、 A7`),它们都是32位的,如图6-5所 示。
6.2 CPU的基本结构
6.2.1 6.2.2 6.2.3 6.2.4 CPU的结构框图 CPU的寄存器结构 控制单元与中断系统 CPU内部数据通路
6.2.1 CPU的结构框图
• 根据CPU的功能不难设想,要处理指令, CPU内就要有一个寄存器存放指令的地址 以找到指令并实现取指令,还要有控制部 件能分析指令的功能并发出指令需要的操 作控制信号,还要有相应的算术逻辑运算 部件ALU完成具体的运算。要处理异常情 况和特殊请求,就必须有中断系统。可见, CPU可由四大部分组成。
• 中断是现代计算机中非常重要的处理机 制,在本书第10章中会对I/O中断作较 详细的讨论,实际上I/O中断只是CPU 众多中断中的一种。引起中断的因素很 多,为了处理各种中断,CPU内通常设 有处理中断的机构——中断系统,以解 决各种中断的共性问题。
• 对中断系统来说,主要需要解决以下几 个问题: (1)各中断源如何向CPU提出中断请求; (2)当多个中断源同时提出中断请求时, 中断系统如何确定优先响应哪个中断源 的请求; (3)CPU在什么条件、什么时候、以什 么方式来响应中断;
2、控制和状态寄存器 • CPU中还有一类寄存器用于控制CPU的 操作或运算。在一些机器里,大部分这 类寄存器对应用程序员是透明的。如以 下四种寄存器在指令执行过程中起重要 作用。
• MAR:存储器地址寄存器,用于存放将 被访问的存储单元的地址。 • MDR:存储器数据寄存器,用于存放欲 存入存储器中的数据或最近从存储器中 读出的数据。
1、用户可见寄存器 • 通常CPU执行机器语言访问的寄存器为 用户可见寄存器,按其特征又可分为以 下几类: (1)通用寄存器 • 通用寄存器可由程序设计者指定许多功 能,可用于存放操作数,也可作为满足 某种寻址方式所需的寄存器。
(2)数据寄存器
• 数据寄存器用于存放操作数,其位数应 满足多数数据类型的数值范围,有些机 器允许使用两个连续的寄存器存放双倍 字长的值。还有些机器的数据寄存器只 能用于保存数据,不能用于操作数地址 的计算。
(1)中断和异常 • 有两类事件能引起Pentium挂起当前指令流 的执行并响应事件:中断和异常。两种情 况下处理器都要保存当前进程的上下文, 并将转至一个预先定义的子程序来执行特 殊的服务。中断(Interrupt)通常是由硬 件信号产生的,并可出现在程序执行期间 内的任何时刻。异常(Exception)是由软 件产生的,是由执行指令所引发的。
• 系统将1MB的存储空间分成若干逻辑段, 每段最长64KB,然后设置了4个16位的段 寄存器,由它们给出相应逻辑段的首地址 (高16位),称为“段基址”,与段内偏 移地址组合形成20位物理地址。这些段寄 存器是代码段寄存器CS,数据段寄存器 DS,堆栈段寄存器SS和附加段寄存器ES。
• 指令指针寄存器IP用来存放将要执行的下 一条指令在现行代码段中的偏移地址。在 程序运行时,能自动修改,使其始终指向 下一条将要执行的指令的地址。8086程序 不能直接访问IP,但可以通过某些指令修 改IP的内容。如中断或子程序调用指令。 • 标志寄存器PSW用来存放运算结果的特征, 常用作后继条件转移指令的转移控制条件。
第 6章 CPU的功能与结构
本章导读
• 本章对 CPU的情况进行整体说明,首先介 绍 CPU的功能和基本组成结构,其中包括 CPU的内部结构框图,内部寄存器结构, 中断情况和 CPU内的数据通路结构。然后 对 CPU的外部特性进行介绍,并举例说明 CPU的引脚情况与功能定义。
本章要点
• • • • CPU的功能 CPU的基本结构 数据通路的功能 数据通路的基本结构
• PC:程序计数器,存放欲执行的指令的 地址,通常具有计数功能。当遇到转移 类指令时,PC的值可被修改。 • IR:指令寄存器,存放当前欲执行的指 令。
• 通过这四个寄存器,CPU可以和主存交 换信息。例如,将下一条指令的地址从 PC送至MAR,启动存储器作读操作,存 储器就可将指定地址单元内的指令读至 MDR,再由MDR送至IR。
图6-1 CPU内部结构框图
• 在图6-1中,考虑到CPU内部各部件间 有数据信息的传送,所以也画出了内部 的数据总线。 • 其中ALU部分的内容已在第3章作了详 细说明,在此,我们用图6-2来表示基 本的运算器部件结构。
图6-2 基本的运算部件结构
• 基本运算部件包括ALU、多路选择器和 移位器。沿数据流向,大致分为三级: 第一级为多路选择器,决定哪一种数据 送往ALU;第二级为ALU,由功能选择 命令选择ALU完成的运算功能;第三级 是移位器,由输出选择对输出结果进行 移位控制。
(2)Pentium机的寄存器组织 • Pentium微处理器配备的寄存器种类和 数量非常多,按其类型可分为如下几类。