数字电路第四章组合逻辑电路

Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
或者说当两输入不同时，
输出为1。
3、分析图示电路，指出该电路的逻辑功能。
S i A i B i Ci A、写出函数表达式： Ci 1 ( A i B i )Ci A i B i
B、真值表：
§2
组合逻辑电路的设计
一、最佳设计的衡量 工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面： 1、所用的逻辑器件数目最少，器件的种类最少，且器 件之间的连线最简单。这样的电路称“最小化”电路。 2、满足速度要求，应使级数尽量少，以减少门电路的延 迟。
5、正逻辑与负逻辑的定义： 前面曾用真值表来描述逻辑运算。在真值表中用“1” 表示逻辑真，用“0”表示逻辑假，而没有指出 这个 “1”和“0”对应的具体电位。
A、正逻辑：
用逻辑门的高电平代表“1”，低电平代表“0”。 B、负逻辑： 用逻辑门的高电平代表“0”，低电平代表“1”。
采用正逻辑与负逻辑的真值表如下所示。
该电路输入为8421 BCD码，输出为余3码，因此它 是一个四输入、四输出的码制变换电路，框图、真 值表 如图示： 其中：1010～1111
为无关项。
K图化简：
B、选择器件：
从门电路的数量、种类、速度等方面综合折中考虑。 选择非门，与非门，异或门。
C、写出输出函数表达式： 先得出最简与或式，然后进行函数式变换。变换时 一方面应尽量利用公共项以减少门的数量，另一方 面减少门的级数，以减少传输延迟时间，因而得到 E3 A BC BD ： BC BD 输出函数式为 A
B、真值表： C、逻辑功能： 三变量少数服从 多数表决器。
0 0 0
0
0 0
0
1 1
1
0 1
0
0 1
1
1 0 1
0
1 1 1
2、分析图示组合逻辑电路的逻辑功能：
A、逻辑表达式：
F A AB B AB AB AB
B、真值表： C、逻辑功能：



完成异或功能，半加功能，
3）给输入、输出变量赋值，并根据给定的因果关系列出 真值表。
2、根据真值表写出表达式并化简，得到最简与或式。 3、将最简与或式变换成满足给定要求的形式（根据要求 选用的组件而定）。
4、画出逻辑电路。
5、工艺设计。
三、设计举例：
1、某工厂用两盏灯来反映3台机器的故障情况。当一台机器有故障时黄灯亮；两台机 器有故障时红灯亮；三台机器有故障时两盏灯同时亮。采用异或门和与非门进行 设计。 解(1)设用A、B、C作为输入变量，表示三台机器的状态，有故障用“1”表示，否则 为“0”。 设：用Y和R作为输出变量，分别表示黄灯和红灯，灯亮用“1”表示，否则为 “0”。 (2)列真值表画卡若图
例如n=3，可以对8个一般信号进行编码。
编码器特点：任何时刻只允许输入一个有效信号。其输
A、三位二进制编码器框图：
输入：I0～I7 8个高电平信号
输出：三位二进制代码F2、F1、F0 B、真值表：
I0 I1 I2 I3 I4 I5 I6 I7
8 线－3 线编码 器
F2 F1 F0
C、编码器的输出函数
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC




（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
由逻辑门电路组成。只有从
输入到输出通道，没有从输出到 输入通路。这种电路没有记忆功能。 3、输入与输出信号的函数关系： Z1 f1 ( x1 , x 2 )
Z 2 f 2 ( x1 , x 2 )
Y F( A)
4、 组合逻辑网络的分析与设计： 所谓分析是对给定的逻辑电路，阐明其输入状态 与输出状态之间的关系。即看它所能完成的逻辑功能。 所谓设计（又称为综合）是根据实际的命题即给 定的功能要求，做出相应的逻辑电路，也就是在给定 的逻辑功能块之间选取最佳的连线方案。
为无关项。
B、写逻辑函数式：
L C D
'
C、最简设计
L L C D
'
D、画逻辑电路:
A
B C D L
8、在只有原变量输入，没有反变量输入条件下，用与 非门实现函数。 F AB AB BC BD AB AC BC AB AC A、生成项：公式
BC项为多余项，也称生成项。 头部因子与尾部因子：乘积项中，原变量部分称头部
在逻辑电路的分析与设计中，核心问题是经济合 理。要做到这一点，就有一个最佳方案的问题，当然 最佳的标准根据不同的要求，它不是唯一的。但是作 为逻辑设计的古典方法来说，它的最佳标准就是最经 济，即要求所用的集成块最少，集成块之间的连线也 最少。
目前，随着大规模集成电路的出现，设计的出发点 不再是使集成块最省，而是力求使系统合理，所用 的功 能块少。即使这样，古典的方法至今还是很有用的。
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
因子，反变量部分称尾部因子。
有用的生成项：除尾部因子之外的其它变量因子（头
AC , AD 部因子）相同的乘积项。
FA B、由函数F可知： B AC AD AB BC BD 为有用的生成项。
所以：
A( B C D) B( A C D)
ABCD BACD
的功能逐级推导出输出端的逻辑函数表达式。
2、根据输出函数表达式列出真值表。 3、用文字概括出电路的逻辑功能。 二、分析举例： 1、分析图示组合逻辑
电路的逻辑功能：
A、输出端的逻辑函数表达式：
P1 AB
P2 BC
P3 AC
A B C F 0
F P1 P2 P3 AB BC AC AB BC AC
第四章
教学要求：
组合逻辑电路
1、熟练掌握基于门电路的组合逻辑电路的分析和设计方法，以及 编码器、译码器、数据选择器、加法器、数码比较器等常用组合 逻辑部件的功能、原理和主要用途。
2、根据给定的门电路（SSI）组件或MSI组件，设计其它功能的组
合逻辑电路。
前
言
1、 组合逻辑网络的特点：
组合逻辑网络的特点是，任何一个时刻的稳定输 出，只取决于该时刻的输入，而与网络以前时刻的输 入无关。 2、电路结构：
n+1
列真值表
B、写逻辑函数式： 画出Cn+1和Dn的K图 1)、用与或非门实现
Cn+1和Dn：
可在K图中直接圈0化简 Cn1 , Dn （得原函数的非 ）， 由还原律可得与或非式。
D n Dn A n B n Cn A n B n Cn A n B n C n A n B n Cn
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
X Y Z1 Z2 Z3 0 0 0 1 0
Z1 X Y C、分析逻辑功能： XY Z2 X Y 1位比较器。 Z3 X Y
0 1 0
1 0 1 1 1 0
0
0 1
1
0 0
3、设计一个一位全减器。
解： A、列真值表： 逻辑抽象 输入变量：
被减数An、减数Bn
低位向本位的借位Cn 输出变量： 本位差Dn 本位向高位的借位C
2、二—十进制(BCD)编码器
将十进制数（0－9）10个信号编成二进制代码的 电路叫做二—十进制编码器。它的输入是代表0～9这10 个数符的状态信号，输出是相应的BCD码。其特点是任 何时刻只允许输入一个有效信号。
A、 8421 BCD
码编码表：
B、编码器的各输出表达式：
D Y8 Y9 Y8 Y9 C Y4 Y5 Y6 Y7 Y 4 Y 5 Y 6 Y 7 BC、 8421BCD码编码器电路图： 7 Y 2 Y3 Y 6 Y 7 Y2 Y3 Y6 Y A Y1 Y3 Y5 Y7 Y9 Y1 Y 3 Y 5 Y 7 Y9
1）由真值表得出编码器输出函数为：
2）因为任何时刻，I0～I7当中仅有一个取值为1，利用 这个约束条件将上式化简，得到： F2 I 4 I 5 I 6
F I 2 I 3 I 6 1 F0 I1 I 3 I 5
I7 I7 I7