数字电子技术基础第四章组合逻辑电路(1)

合集下载

数字电子技术第四章(阎石第六版)

数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 :置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' :双功能输入输出端。 • BI ' 0 ,无论输入状态是什么,数码管熄灭。 ' RBO 0 ,表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例:利用 和 RBO 的配合,实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时,七段数码管同时亮,检查各段能否正 常发光,平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码:将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点:任何时刻 只允许输入一个 编码信号。 • 例:3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7

《数字电子技术基础》第五版:第四章 组合逻辑电路

《数字电子技术基础》第五版:第四章 组合逻辑电路

74HC42
二-十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元

数字电子技术基础课-阎石-第五版第四章期末复习题

数字电子技术基础课-阎石-第五版第四章期末复习题

组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ,输出A2 A1 A0 。

输入输出均为低电平有效。

当输入I7 I6 I5 …I0 为11010101时,输出A2 A1 A0为 。

2、3 线—8 线译码器74LS138 处于译码状态时,当输入A 2A 1A 0=001 时,输出Y 7~Y 0 = 。

3、组合逻辑电路任何时刻的输出信号,与该时刻的输入信号 ,与电路以前的状态 。

4、在组合逻辑电路中,由于门电路的延时,当输入信号状态改变时,输出端可能出现虚假过渡干扰脉冲的现象称为 。

5、一位数值比较器,输入信号为两个要比较的一位二进制数A 、B ,输出信号为比较结果:Y(A >B)、Y(A =B)和Y(A <B),则Y(A >B)的逻辑表达式为 。

6、下列电路中,不属于组合逻辑电路的是。

(A )译码器 (B )全加器 (C )寄存器 (D )编码器 7、在二进制译码器中,若输入有4位代码,则输出有 个信号。

(A )2 (B )4 (C )8 (D )16 二、分析题4.1写出图所示电路的逻辑表达式,并说明电路实现哪种逻辑门的功能。

习题4.1图4.2分析图所示电路,写出输出函数F 。

习题4.2图4.3已知图示电路及输入A 、B 的波形,试画出相应的输出波形F ,不计门的延迟.B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。

其中A 、B 、C 、D 表示4个人,L=1时表示决议通过。

(1) 试分析电路,说明决议通过的情况有几种。

(2) 分析A 、B 、C 、D 四个人中,谁的权利最大。

4.5分析图所示逻辑电路,已知S 1﹑S 0为功能控制输入,A ﹑B 为输入信号,L 为输出,求电路所具有的功能。

习题4.5图4.6试分析图所示电路的逻辑功能。

习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示,试写出F 的最简与或表达式。

数字电子技术基础 第4章

数字电子技术基础 第4章

在将两个多位二进制数相加时,除了最低位以外,每一 位都应该考虑来自低位的进位,即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加,所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 (a)1/2逻辑图 (b)图形符号
二、多位加法器

1、串行进位加法器(速度慢)
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类:一类为组合逻辑电路,另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入,与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路:器件数最少,器件种类最少, 器件之间的连线最少。 步骤:


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式,画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线-8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线-8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线-16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法

数字电子技术基础阎石主编第五版第四章

数字电子技术基础阎石主编第五版第四章

(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解:
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入:逻辑0(低电平)有效 . 输出:逻辑0(低电平)有效 25
例4.3.1:试用两片74LS148组成16线-4线优先编码器。
优先权 最高
A15 ~ A8 均无信号时,才允许. 对 A7 ~ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知:该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

习题44-1 分析图P4-1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,=1;A=B时,=1;A>B时,=14-2 分析图P4-2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M=1时,完成4为二进制码至格雷码得转换;当M=0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4-4 图P4-4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。

解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。

4-5 已知某组合电路得输出波形如图P4-5所示,试用最少得或非门实现之。

解:电路图如下:4-6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。

灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。

试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。

解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4-7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。

数字电子技术第四章课后习题答案(江晓安等编)

数字电子技术第四章课后习题答案(江晓安等编)

第四章组合逻辑电路‎1. 解: (a)(b)是相同的电路‎,均为同或电路‎。

2. 解:分析结果表明‎图(a)、(b)是相同的电路‎,均为同或电路‎。

同或电路的功‎能:输入相同输出‎为“1”;输入相异输出‎为“0”。

因此,输出为“0”(低电平)时,输入状态为A‎B=01或103. 由真值表可看‎出,该电路是一位‎二进制数的全‎加电路,A为被加数,B为加数,C为低位向本‎位的进位,F1为本位向‎高位的进位,F2为本位的‎和位。

4. 解:函数关系如下‎:SF++⊕=+ABSABS BABS将具体的S值‎代入,求得F 312值,填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. (1)用异或门实现‎,电路图如图(a)所示。

(2) 用与或门实现‎,电路图如图(b)所示。

6. 解因为一天24‎小时,所以需要5个‎变量。

P变量表示上‎午或下午,P=0为上午,P=1为下午;ABCD表示‎时间数值。

真值表如表所‎示。

利用卡诺图化‎简如图(a)所示。

化简后的函数‎表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现‎的逻辑图如图‎(b )所示。

天津科大数字电子技术与逻辑测试题2(选择题有解答)

天津科大数字电子技术与逻辑测试题2(选择题有解答)

第四章组合逻辑电路1 : 在组合电路中,任意时刻的输出与A:该时刻的输入无关,与电路的原来状态有B:该时刻的输入有关,与电路的原来状态有关C:该时刻的输入无关,与电路的原来状态无关D:该时刻的输入有关,与电路的原来状态无关您选择的答案: 正确答案:D知识点:组合逻辑电路的特点:组合逻辑电路中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案: C知识点:在二值逻辑电路中,编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号,优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号,优先编码器只允许输入一个编码信号您选择的答案: 正确答案: C知识点:在普通编码器中,任何时刻只允许输入一个编码信号,否则输出将发生混乱;优先编码器在设计时已将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码,所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案:D知识点:优先编码器74HC148中的输入端I5’比I1’的优先权高,所以对I5’的信号进行编码,但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案: B知识点:二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案:D知识点:译码是编码的反操作,译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138,当片选信号S1S2´S3´为()时,芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案: B知识点:74HC138的控制端S1=1,S2´+S3´=0时,译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138,数据输入端A2A1A0为011时,输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案: A知识点:011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为()A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案: A知识点:二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当()时,使本该显示的0熄灭A:灭零输入RB I’为0,且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1,且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案: A知识点:灭零输入RBI’为0时,把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案: C知识点:输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010,加数B=0101,低位进位Ci=1时,则求和的结果是A:S=1111,Co=1B:S=0000,Co=1C:S=1111,Co=0D:S=1111,Co=0您选择的答案: 正确答案: B知识点:将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路,但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案:D知识点:如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式,则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按()连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案: B知识点:----------------------------------------------------------------------------15 : 两输入的与门在下列()时可能产生竞争—冒险现象A:一个输入端为0,另一个端为1B:一个输入端发生变化,另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案: C知识点:门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中,加以适当辅助门电路,()适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案: B知识点:数据选择器只有一个输出端,其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象,则要求输出二进制代码位数为()位A:5B:6C:10D:50您选择的答案: 正确答案: B知识点:编码对象的个数小于等于输出二进制代码位数的n次方。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

设计举例:
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
《数字电子技术基础》第五版
《数字电子技术基础》第五版
(二)多输出组合逻辑电路设计举例
《数字电子技术基础》第五版
[例] 试设计半加器电路。
解: (1)分析设计要求, 列真值表。
输输 入入 输输 出出 AAii BBii SSii CCii 0 本0 位0和 0 0110
设计举例:
1. 抽象 • 输入变量:
红(R)、黄(A)、绿(G) • 输出变量:
故障信号(Z) 2. 写出逻辑表达式
Z R' A'G' R' AG RA'G RAG' RAG
输入变量 输 出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1 10 0 0 10 1 1 11 0 1 11 1 1
《数字电子技术基础》第五版
4.2 组合逻辑电路的分析方法和设计方法
理解组合逻辑电路分析与设计的基本方法。 熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换。
《数字电子技术基础》第五版
一、组合逻辑电路的基本分析方法
分析思路: 根据给定逻辑电路,找出输出输入间的逻辑关系,
从而确定电路的逻辑功能。
1 0 0 1
0 1 1 1
由式卡可 诺C位进i(画图-13位表)出为C入分。将达i其:-当S直1析这两i =相输接A逻种个1i加由入推B,01辑功一i,有出C否S功能位ii0S奇-整表则1能0的i二数为个达S电进0个i1本电式1=路制路位可01称1数。111时的知和为,输A,,1全1i0出C、加i逻B为器可i辑向。与列式高低出。位真位产值来表生的为的进
010 1 011 0 100 1 101 0
ABC ABC ABC ABC 1 1 0 0
(时电也 者3),路可是分特A输为0根先分析点0、出三1据求析逻来通B为位异标电、辑说过判01或准路C功明分1,奇0三功与的能功析否电个能或常能真则路1输可式用。值0输,0入列,方表出又变出然法为称量真后,110奇中值得下1。校,表真面因验有如值介1此电奇右表绍,路数表。之1图。个;后。示11
基本步骤: 根据给定逻辑图写出输出逻辑式,并进行必要的化简
列真值表 分析逻辑功能
《数字电子技术基础》第五版
[例] 分析下图所示逻辑 电路的功能。
A
Y1
B
C
Y
(2)列逻辑函数真值表 输 入 输出
ABC Y 000 0 001 1
解:(1)写出输出逻辑函数式
Y1 A B Y YA1 BC C
( A B)C A B C
设 A、B、C 同意提案时取值 为 1,不同意时取值为 0;Y 表示 表决结果,提案通过则取值为 1, 否则取值为 0。可得真值表如右。
ABC Y 000 0 001 0 010 0
(2)化简输出函数,并求最简与非式 0 1 1 0
BC
100 0
A 00 01 11 10 Y=AC+AB
0 0 00 0
《数字电子技术基础》第五版
二、组合逻辑电路的基本设计方法
设计思路: 分析给定逻辑要求,设计出能实现该功能 的组合逻辑电路。
基本步骤: 分析设计要求并列出真值表→求最简输出 逻辑式→画逻辑图。
首先分析给定问题,弄清楚输入变量和输出变量是 哪些,并规定它们的符号与逻辑取值(即规定它们何时 取值 0 ,何时取值1) 。然后分析输出变量和输入变量 间的逻辑关系,列出真值表。
将两个 1 位二进制 数相加,而不考虑低位 进位的运算电路,称为 半加器。
(3) 画逻辑图
相加的两1个数0 向1 高0位的进位 1101
Ai
Bi
Si
(2) 求最简输出函数式 Ci
Si Ai Bi
Ci = Ai Bi
《数字电子技术基础》第五版
用与非门实现的半加器电路为
Ai Bi
与非Si半门加实器现电吗路?C能i 用Ai Bi Si Ai Bi
《数字电子技术基础》第五版
第四章 组合逻辑电路
《数字电子技术基础》第五版
概述 组合逻辑电路的分析和设计方法 编码器 译码器 数据选择器与数据分配器 加法器和数值比较器 组合逻辑电路中的竞争冒险
《数字电子技术基础》第五版
一、组合逻辑电路的概念
数字电路根据逻辑功能特点的不同分为
组合逻辑电路
指任何时刻的输出仅取决于 该时刻输入信号的组合,而与电 路原有的状态无关的电路。
1
ห้องสมุดไป่ตู้
Ci
Ai Bi Ai Bi
Ai Bi Ai Bi
101 1 110 1
=AC+AB=AC·A 1 1 1 1
1 0 11 1
B
《数字电子技术基础》第五版
(3)根据输出逻辑式画逻辑图
A
B
Y
Y =AC·AB
C
《数字电子技术基础》第五版
设计举例:
• 设计一个监视交通信号灯状态的逻辑电路
R
A 如果信号灯 Z
出现故障,
G
Z为1
《数字电子技术基础》第五版
1
《数字电子技术基础》第五版
[例] 分析下图电路的逻辑功能。 (2)列真值表
Ai
输 入 输出
Bi Ci-1
Si
Ai Bi Ci-1 Si Ci
00000
Ci 0 0 1 1 0 01010
解:(1)写出输出逻辑函数式
01101
CSii个 (门AAAii iB的初iCB输学Biii1出者)CC逻一iAi1i B辑般1iCA式从iiB1。输i熟入Ai练向Bi 后输可出从逐1111输级出写1100向出输各1010
根据真值表用代数法或卡诺图法求最简与或式, 然后根据题中对门电路类型的要求,将最简与或式变 换为与门类型对应的最简式。
《数字电子技术基础》第五版
(一)单输出组合逻辑电路设计举例
[例] 设计一个A、B、C三人表决电路。当表决某个提案时, 多数人同意,则提案通过下,面但通A具过有例否题决学权习。用与非门实现。 解: (1)分析设计要求如,何列设出计真组值合表逻辑电路输 入 输出
时序逻辑电路
指任何时刻的输出不仅取决 于该时刻输入信号的组合,而且 与电路原有的状态有关的电路。
《数字电子技术基础》第五版
二、组合逻辑电路的特点与描述方法
组合逻辑电路的逻辑功能特点:
没有存储和记忆作用。
组合电路的组成特点:
由门电路构成,不含记忆单元,只存在从输入到输 出的通路,没有反馈回路。
组合电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。
相关文档
最新文档