数电模电课件2-第3章_逻辑门电路1018
合集下载
数字电子技术基础课件:逻辑门电路
逻辑门电路
逻辑门电路
3.非门电路 图2.1.5(a)是由三极管构成的反相器,也称为非门电路。 当输入电压uI为低电平(0V)时,此时发射结和集电结均处于反 向偏置,所以三极管 V 截止,输出uO为高电平。当输入电压uI 为高电平(+5V)时,此时发射结和集电结均处于正 向偏置,三 极管 V 饱和,输出uO为低电平。若分别用A 和F 表示该电路 的输入和输出逻辑 变量,把分析结果列入表2.1.5中,可知图 2.1.5(a)电路完成的是非逻辑运算关系,其逻辑表 达式为
逻辑门电路
图2.2.4 TTL与非门电压传输特性的测试电路
逻辑门电路
图2.2.5 TTL与非门的电压传输特性
逻辑门电路
2.TTL与非门的输入特性 图2.2.6(a)为 TTL与非门的输入电路,在图示参考方向下 的输入电流为
根据图2.2.6(a)电路,可以画出 TTL 与 非 门 的 输 入 电 流 与 输 入 电 压 之 间 的 关 系 曲 线———输入特性曲线, 如图2.2.6(b)所示。
逻辑门电路
图2.2.3 有源泄放 TTL与非门电路
逻辑门电路
2.2.2 TTL与非门的外特性 1.TTL与非门的电压传输特性 TTL与非门的电压传输特性是指与非门的输出电压与输
入电压的关系,它表示输入信 号由低电平逐渐上升到高电平 时输出电平的相应变化。图2.2.4为 TTL与非门电压传输特 性的测试电路,图中输入端A 与可调直流电源E 相连接,其余 输入端均接高电平。改变可调 直流电源E 的大小,用电压表 测出输入电压uI和输出电压uO 的大小,就可得到图2.2.5所 示 的电压传输特性。
逻辑门电路
4.TTL与非门的输入端负载特性 图2.2.8(b)为输入信号uI随输入负载电阻R 变化的规律, 也就是输入端负载特性曲线。 由图2.2.8(a)可知
数字电子技术基础-第二章--逻辑门电路基础共71页PPT资料
第二章 逻辑门电路基础
本章主要内容
第一节 二极管、三极管的开关特性 第二节 二极管逻辑门电路 第三节 TTL逻辑门电路 第四节 射极耦合逻辑门电路 第五节 CMOS逻辑门电路 第六节 各种逻辑的门电路之间的接口问题
第一节 二极管、三极管的开关特性
一、二极管的开关特性
(一)二极管的静态开关特性 (二)二极管的动态开关特性
输入信号vi的正半周的宽度要求比较低。 输入信号vi的频率不可太高,由tre时间决定
二、双极型三极管的开关特性
(一)双极型三极管的静态开关特性 (二)双极型三极管的动态开关特性
(一)双极型三极管的静态开关特性
判断三极管工作状态的解题思路:
(1)把三极管从电路中拿走,在此电路拓扑结构下求三极管 的发射结电压,若发射结反偏或零偏或小于死区电压值,则三 极管截止。若发射结正偏,则三极管可能处于放大状态或处于 饱和状态,需要进一步判断。进入步骤(2)。
二、正或门电路
D1
A
L
D2 B
R 3kΩ
输入
VA
VB
0V 0V
0V 5V
5V 0V
5V 5V
输出 VL 0V 5V 5V 5V
正逻辑体制
输入
VA
VB
0V 0V
0V 5V
5V 0V
5V 5V
输出 VL 0V 5V 5V 5V
A
≥1
B
L=A+B
负逻辑体制呢?
三、非门电路
输入 VA 0V 3V
输出 VL 5V 0.3V
VL
0V 0V 0V
0V 5V 0V
5V 0V 0V
5V 5V 5V
正逻辑体制
本章主要内容
第一节 二极管、三极管的开关特性 第二节 二极管逻辑门电路 第三节 TTL逻辑门电路 第四节 射极耦合逻辑门电路 第五节 CMOS逻辑门电路 第六节 各种逻辑的门电路之间的接口问题
第一节 二极管、三极管的开关特性
一、二极管的开关特性
(一)二极管的静态开关特性 (二)二极管的动态开关特性
输入信号vi的正半周的宽度要求比较低。 输入信号vi的频率不可太高,由tre时间决定
二、双极型三极管的开关特性
(一)双极型三极管的静态开关特性 (二)双极型三极管的动态开关特性
(一)双极型三极管的静态开关特性
判断三极管工作状态的解题思路:
(1)把三极管从电路中拿走,在此电路拓扑结构下求三极管 的发射结电压,若发射结反偏或零偏或小于死区电压值,则三 极管截止。若发射结正偏,则三极管可能处于放大状态或处于 饱和状态,需要进一步判断。进入步骤(2)。
二、正或门电路
D1
A
L
D2 B
R 3kΩ
输入
VA
VB
0V 0V
0V 5V
5V 0V
5V 5V
输出 VL 0V 5V 5V 5V
正逻辑体制
输入
VA
VB
0V 0V
0V 5V
5V 0V
5V 5V
输出 VL 0V 5V 5V 5V
A
≥1
B
L=A+B
负逻辑体制呢?
三、非门电路
输入 VA 0V 3V
输出 VL 5V 0.3V
VL
0V 0V 0V
0V 5V 0V
5V 0V 0V
5V 5V 5V
正逻辑体制
数字电子技术基础(数字电路)第三章逻辑门电路 ppt课件
• “不怕太阳晒,也不怕那风雨狂,只怕先生骂我 笨,没有学问无颜见爹娘 ……”
• “太阳当空照,花儿对我笑,小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
(5-17/25)
CMOS反相器的工作速度
由于电路具有互补对称的性质,它的开通时间与关闭 时间是相等的。
(5-18/25)
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
(5-10/25)
1. MOS管及其开关特性
开关原理
(N沟道增强型为例)
- UDS
g s
-+
UGS
+ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底)
D
G
B
(5-5/25)
第三章 逻辑门电路
教学基本要求:
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
• “太阳当空照,花儿对我笑,小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
(5-17/25)
CMOS反相器的工作速度
由于电路具有互补对称的性质,它的开通时间与关闭 时间是相等的。
(5-18/25)
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
(5-10/25)
1. MOS管及其开关特性
开关原理
(N沟道增强型为例)
- UDS
g s
-+
UGS
+ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底)
D
G
B
(5-5/25)
第三章 逻辑门电路
教学基本要求:
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
数字电路技术电子教案第3章逻辑门电路PPT课件
62
最后、感谢您的到来
· 讲师: XXXX
· 时间:202X.XX.XX
63
53
54
55
56
57
58
源极相连
漏极相连
栅极分别控制信号
59
60
问答环节
Q|A 您的问题是? ——善于提问,勤于思考 61
结束语 CONCLUSION
感谢参与本课程,也感激大家对我们工作的支持与积极的参与。课程 后会发放课程满意度评估表,如果对我们课程或者工作有什么建议和 意见,也请写在上边,来自于您的声音是对我们最大的鼓励和帮助, 大家在填写评估表的同时,也预祝各位步步高升,真心期待着再次相 会!
第3章 逻辑门电路
1
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
2
3
4
5
678Fra bibliotek910
11
12
13
14
15
16
17
18
19
20
21
22
23
9
24
TTL与非门电路输出端带10个以内的同类 门,不需要计算灌电流大小,直接连 接就行,带的门电路数超过10个,要 具体计算,看是否满足带负载能力
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
OC门直接驱动显示器件和执行机 构
41
三态TTL与非门
42
43
44
最后、感谢您的到来
· 讲师: XXXX
· 时间:202X.XX.XX
63
53
54
55
56
57
58
源极相连
漏极相连
栅极分别控制信号
59
60
问答环节
Q|A 您的问题是? ——善于提问,勤于思考 61
结束语 CONCLUSION
感谢参与本课程,也感激大家对我们工作的支持与积极的参与。课程 后会发放课程满意度评估表,如果对我们课程或者工作有什么建议和 意见,也请写在上边,来自于您的声音是对我们最大的鼓励和帮助, 大家在填写评估表的同时,也预祝各位步步高升,真心期待着再次相 会!
第3章 逻辑门电路
1
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
2
3
4
5
678Fra bibliotek910
11
12
13
14
15
16
17
18
19
20
21
22
23
9
24
TTL与非门电路输出端带10个以内的同类 门,不需要计算灌电流大小,直接连 接就行,带的门电路数超过10个,要 具体计算,看是否满足带负载能力
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
OC门直接驱动显示器件和执行机 构
41
三态TTL与非门
42
43
44
数字逻辑电路教程PPT第2章逻辑门电路
TTL与非门的电压传输特性及 抗干扰能力
CD段(过渡区):
1始也、.3导都TV5管<通处有v, 于I<一T导21、 小通.4V段T状3,、时态TT间,54管管同T开4 时导通,故有很大电流
流TT,电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下, 截基饱降止极T2和管到,电导提低输流通供电出,
TTL与非门的电压传输特性及 抗干扰能力
AB段(截止区): vI<0.6V,输出电压vO不
随输入电压vI变化,保持 在高电平VH。 VC1<0.7V,T2和T5管截 止,T3、T4管导通,输出 为高电平,VOH=3.6V。 由于这段T2和T5管截止, 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时,相应的发射结 导通,T1工作在深度负饱和 状态,使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V, 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止,IC2=0, VE2=VB5=0V,故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段(过渡区): 由于vI的微小变化而
引起输出电压vO的急 剧下降,故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ,既是T5管截止和导通的分 界线,又是输出高、低电平 的分界线,故此电压称阈值 电压VT(门槛电压), VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路,是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
数字电子技术-逻辑门电路PPT课件
在电路中的应用。
或非门(NOR Gate)
逻辑符号与真值表
描述或非门的逻辑符号,列出其对应的真值表, 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式,解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能,举例说明其在电路中的应用。
异或门(XOR Gate)
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板,并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试,记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端,观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数(如频 率、幅度等),重复步骤3, 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命,而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力,对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用, 如反相器、振荡器等。
03
复合逻辑门电路
与非门(NAND Gate)
逻辑符号与真值表
描述与非门的逻辑符号,列出其 对应的真值表,解释不同输入下
或非门(NOR Gate)
逻辑符号与真值表
描述或非门的逻辑符号,列出其对应的真值表, 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式,解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能,举例说明其在电路中的应用。
异或门(XOR Gate)
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板,并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试,记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端,观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数(如频 率、幅度等),重复步骤3, 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命,而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力,对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用, 如反相器、振荡器等。
03
复合逻辑门电路
与非门(NAND Gate)
逻辑符号与真值表
描述与非门的逻辑符号,列出其 对应的真值表,解释不同输入下
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平(0.0V)时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC+(1+)Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解:(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
数电课件 逻辑门电路
+VCC i B1 1V
1
3
R b1 4K
I IL
& Gn
T1
0.3V
可以算出:
VCC VB1 5 1 I IL 1(mA) Rb1 4
产品规定IIL<1.6mA。
(2)输入高电平电流IIH——是指当门电路的输入端接高 电平时,流入输入端的电流。 有两种情况: ①寄生三极管效应:
+VCC Rc 2 i B1 1V R b1 4kΩ
1
1.6kΩ
3.6V A B C 0.3V
3
1.4V
1
3
T1 β iB1 0.7V
T2 2
3 1
Vo T3 2
Re 2 1kΩ
脉冲信号
从饱和状态到截止状态瞬间,T1饱和,集电极电流很大
(2)采用了推拉式输出级,输出阻抗比较小,可迅速给 负载电容充放电。
DA B C1Fra bibliotekPD
4
D5
L
1
T 2
D2 D 3
R1 4.7kΩ
+VCC (+ 5V ) Rb1
+VCC (+5V) R b1
A B C
N N N
P P P
P
N
1
3
A B C
T1
一、TTL与非门的基本结构
+V CC (+5V ) Rc 2 R b1 4kΩ
1
1.6kΩ Vc 2
1
Rc 4 130Ω
3
VL(V)
5V 0V
二极管与门和或门电路的缺点:
(1)在多个门串接使用时,会出现低电平偏离标准数值
的情况。
PPT-第三章逻辑门电路
第三章 逻辑门电路
内容提要
在数字系统中,电路设计完成后,合理正确地选用各种门 电路就表现的尤为重要。本章系统地介绍了数字电路中各种 基本门电路的工作原理及使用中应注意的事项。
在数字电路中的二极管、三极管应工作在开关(导通、 截止)状态,所以首先介绍他们的开关特性,然后用具体 的门电路介绍常用的TTL、CMOS电路的工作原理及电器特 性,重点是输入特性及输出特性,为正确使用这些电路作 好准备。
正逻辑: “1”:表示高电平。
“0”:表示低电平。
一般采用正逻辑关系
负逻辑: “0”:表示高电平。 “1”:表示低电平。
*** 半导体管的开关特性
***晶体二极管的开关特性
VCC
Vi = VCC 二极管截止,Vo = VCC
R D
Vi
VO
Vi = 0 二极管导通,Vo = 0
R
R
二极管导通时相当于短路
A=B=5V : D1 导 通 、 D2 导 通 , F=5V , 合 理 调 整 R1 、 R2 的 值 , G=正值,T饱和导通,Y≈0
VA(V)
0 0 5 5
VB(V)
0 5 0 5
Y(V)
5 0 0 0
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
*** TTL门电路
Transistor-Transistor Logic
二极管截止时相当于开路
R
R
*** 晶体三极管的开关特性
Vi 低电平, 三极管截止,Vo≈ VCC
Vi 高电平, 三极管饱和导通,Vo≈0
C B
E
C B
内容提要
在数字系统中,电路设计完成后,合理正确地选用各种门 电路就表现的尤为重要。本章系统地介绍了数字电路中各种 基本门电路的工作原理及使用中应注意的事项。
在数字电路中的二极管、三极管应工作在开关(导通、 截止)状态,所以首先介绍他们的开关特性,然后用具体 的门电路介绍常用的TTL、CMOS电路的工作原理及电器特 性,重点是输入特性及输出特性,为正确使用这些电路作 好准备。
正逻辑: “1”:表示高电平。
“0”:表示低电平。
一般采用正逻辑关系
负逻辑: “0”:表示高电平。 “1”:表示低电平。
*** 半导体管的开关特性
***晶体二极管的开关特性
VCC
Vi = VCC 二极管截止,Vo = VCC
R D
Vi
VO
Vi = 0 二极管导通,Vo = 0
R
R
二极管导通时相当于短路
A=B=5V : D1 导 通 、 D2 导 通 , F=5V , 合 理 调 整 R1 、 R2 的 值 , G=正值,T饱和导通,Y≈0
VA(V)
0 0 5 5
VB(V)
0 5 0 5
Y(V)
5 0 0 0
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
*** TTL门电路
Transistor-Transistor Logic
二极管截止时相当于开路
R
R
*** 晶体三极管的开关特性
Vi 低电平, 三极管截止,Vo≈ VCC
Vi 高电平, 三极管饱和导通,Vo≈0
C B
E
C B
《数电逻辑门电路》PPT课件
1输入 vI2
01输输入出
噪声容限定义示意图
VNL * 18
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数,它说明门电路在输入脉冲波
门电路的传输延迟时间
形的作用下,其输出波形相对于输入 波形延迟了多长时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC
当负载门的个数增加时,总的灌电流IOL将增加,同时也将引起 输出低电压VOL的升高。保证输出为低电平,并且不超过输出 低电平的上限值。
N OL
I OL ( 驱 动 门) I IL (负 载 门)
IOL :驱动门的输出端为低电平电流
IIL :负载门输入端电流
一般情况下
NOH NOL
取两者中的较小者!
*
35
接口电压示意图
负载器件所要求的输入电压
1 vO
vI 1
驱动门
负载门
vO
VOH (min)
vI
VIH (min)
VIL (max) VOL(max )
VOH(min)
≥ VIH(min)
VOL(max) ≤ VIL(max)
*
36
接口电流示意图
对负载器件提供足够大的拉电流和灌电流
11
灌电流 IOL(max) ≥
A
CS
B
…… CS
总线
要求:同一时刻,只允许一个部件的 数据进入总线,其它应与总线断路。
方法:分时控制各个门的CS端,使相 应的TSL门的CS =1,其它TSL门的 CS =0。
TSL门既可线与,又保持了
&
TTL与非门的推拉式输出级→ 带负载能力和工作速度均↑
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
B IB
C IC E
IE
C
C
三极管饱和导通时,相
B B
当于C、E间短路; 三极管截止时,相当于
C、E间开路,B、E间,
E
E
B、C间也开路。
4. 动态特性
三极管在截止导通两种状
态间迅速转换时所具有的特 性为动态特性。
VI
由于三极管有两个PN结,
t
在输入电压的影响下状态发 生变化,PN结上有电荷积累 和扩散现象,导致输出滞后 IC
工作原理:
ui=1 ui
UCC
S
T2 D uo
截止 u0=“0”
T1 导通
总结:CMOS电路的优点
1. 工作管和负载管一截止,一导通,因此, 电源向反向器提供的漏电流仅为纳米级。
2. 导通电阻较小,CMOS反向器输出电压 的上升时间和下降时间都比较小,电路 的工作速度大为提高。
(二)CMOS与非门
(e)
*** 半导体管的开关特性
一、晶体二极管的开关特性
1、静态特性
VCC
晶体二极管具有单向导 电性,即外加正向电压时导
R D
通,外加反向电压是截止。 VI
Vo
所以,在外加电压极性的控
制下,二极管可视为开关。
VI = VCC 二极管截止,Vo = VCC VI = 0 二极管导通, Vo = 0V或0.7V
C 利用CMOS传输门和非门可构成模拟开关。
常用TTL门电路芯片: TTL7400四个两输入与非门集成电路 VCC
GND
TTL7420两个四输入与非门集成电路
VCC
NC
GND
7404六反相器非门 VCC
GND
作业
3.1
3.5
另:逻辑函数的实现 1)、用“与非”门实现逻辑函数
函数的表现形式和实际的逻辑电路之间有着 对应的关系,而实际逻辑电路大量使用“与非” 门、“或非”门、“与或非”门等。
在截止区中,IC几乎为0,只 存在极小的反向穿透电流,一般
该值在1mA以下。
放大区
50m A
40m A 30m A 20m A 10mA IB=0m A
截止区
VCE/V
B IB
C IC E
IE
2. 输入输出特性
在数字电路中,三极管作为 开关元件使用,只用到三极管的 饱和区和截止区,即三极管只有 两种状态,饱和导通和截止。
1、“与”门
有两个或两个以上的输入端、一个输出端。
右图的逻辑表达式为
F
F=AB
&
2、“或”门
AB
有两个或两个以上的输入端,一个输出端。
右图的逻辑表达式为
F
F=A+B
1
3、“非”门
A
B
只 有 一 个 输 入 端, 一个输出端。如 右图的逻辑表达式为
F
1
FA
A
二、复合逻辑门电路
复合门在逻辑功能上是简单逻辑门的组合, 实际性能上有所提高。常用的复合门有“与非” 门,“或非”门、“与或非”门和“异或”门等。
VCC(5V)
B,基极
A R13.3k
(VI)
R2
10k
VEE(-8V)
Rc 1k
Y
(Vo)
C,集电极
E,发射极
此时,三极管截止,输出电压为高电平。
饱和导通条件:
VCC(5V)
当VI=5V时,
VB
5-
58 3.3 10
3.3
1.8V
B,基极
A R13.3k
所以,三极管导通,
(VI)
Rc 1k
Y
分别用“1”、“0”表示高低电 平。
正逻辑: “1”:表示高电平。 “0”:表示低电平。
负逻辑: “0”:表示高电平。 “1”:表示低电平。
一般采用正逻辑关系。
一、简单逻辑门电路
实现“与”、“或”、“非”三种基本运算 的门电路称为简单门电路。
F
F
F
&
1
1
AB
AB
A
(a)
(b)
(c)
高电平:+5V 低电平:0V 正逻辑:高电平用“1”表示,低电平用“0”表示。
门
三极管门电路
电
路
TTL
分 类
双极型 HTL ECL
集成单元门电路
I2L NMOS
单极型 PMOS
CMOS
数字电路是二值逻辑电路,一般用高低电平表示这种逻 辑状态。
在输入电压VI的作用下,K导通时,输出电压Vo= “地”; K断开时,输出电压Vo= VCC。
输 入 信 号
VI
VCC
输
Vo
出 信
号
K
T 1.T 2管串联作为工作管,T 2.T 4并联作为负载管
____
F AB
(三)CMOS或非门
工作管并联,负载管串联
________
F AB
(四)CMOS三态门
E为高电平时: 高阻
A
F
__
E为低电平时:F A E
(五)CMOS传输门
C=0时,传输门截止
C=1时,传输门导通
__
C
VI
TG
VO
*** MOS逻辑门
1、 NMOS门电路
(一)NMOS反向器
UCC
R
uo
ui
VGD VT VGS VDS
ID
非饱和区
饱和区
0
UDS
1. 饱和型NMOS反向器 T 2管:VGD VGS VDS 0 VT 在饱和区,T 2管处于导通状态。
保证:a. VI为高电平时,VO为低电平; b. VI为低电平(VI<VT1)时,管截止,输出 为高电平(VO= VOH= VDD- VT2)
2、工作原理
电位被嵌 在42.31V
“全高”
A B
3.6V C
R1 3k
R2
1V
b1 c1 T1 ***
T3 T2
R5
全导通
Ve1 3.6V ,VB1 2.1V ,VC1 1.4V T 1管处于倒置状态 VO 0.3V
***
R3
+5V
R4
截止 T4
F
T5
0V
结论:输入端A、B、C中全为高电平时,输出端为低电平。
PN结有同质结和异质结两种: 用同一种半导体材料制成的PN结叫同质结; 由禁带宽度不同的两种半导体材料制成的PN结叫异质结。
2、动态特性
VD
二极管在导通截止两种工 作状态间转换,此过程中特性 叫二极管的动态特性。
当外加电压由反向突然变 ID 为正向时,正向导通电流的产 生要滞后电压一段时间。
当外加电压由正向突然变 ID 为反向时,瞬间产生很大的反 向电流,并趋于稳定时的反向 截止电流。
缺点:a. 输出高电平低 b. 工作时速度低
2. 非饱和型NMOS反向器
VGG VDD VT 2
负载管工作在非饱和区,电路的工作速度提高
(二)NMOS与非门
T 1 T 2 两工作管串联
(三)NMOS或非门
T 1 T 2 两工作管并联
(四)NMOS与或非门
(五)NMOS异或门
T 1.T 2.T 3 合成同或门, T 4.T 5 构成非门。
F
& AB
(a)
F 1 AB (b)
F
1 & A B CD
(c)
F
=1 AB
(d)
1、“与非”门 F AB
F
使用“与非”门可以实现“与”、 &
“或”、“非”3种基本运算, 并可构 A B
成任何逻辑电路, 故称为通用逻辑门。
(a)
2、“或非”门 F A B “或非”门也是一种通用门。
F
1
A
B
(b)
(Vo)
C,集电极
且VBE=0.7V,则:
R2
10k
IB
VB VBE RB
1.8 0.7 2.5K
0.44mA
VEE(-8V)
E,发射极
又
I BS
VCC
bRC
5 20 1k
0.25mA ,则三极管饱和导通
4、与非门电路 +12V
A
D1
B
D2
二极管与门
+12V +3V
R1 R2
D
F
三极管非门
第三章 逻辑门电路
1 概述 2 半导体管的开关特性 3 分立元件逻辑门电路 4 TTL逻辑门电路
*** 概 述
在数字电路中,能够实现基本逻辑运算 及复合运算逻辑运算功能的电路称为逻辑门 电路。
逻辑门电路大致上有与门、或门、非门、 与非门、或非门、与或非门、异或门等等。
二极管门电路
分立元件门电路
b1点电位1V
“0.3V” A B C
R1 3k
b1 c1 T1
截止
R2
5V
T3 T2
R5
+5V
R4
导通 T4
F
T5
VC1 VB2 0.3 0.1 0.4
R3
VC2 5V VB3
VO VB3 VBE3 VBE4 3.6V
结论:输入端A、B、C中至少有一个为低电平时, 输出端为高电平。
硅二极管
D1 A
D2 B
Y R
功能表
A/V B/V Y/V 0 00 0 3 2.3 3 0 2.3 3 3 2.3
真值表
AB Y
0
0
0
0
1
1
1
0
1
1
1