第2章 计算机硬件基础

上述4位并行进位加法
器的逻辑框图：
X3 ~ X0
Y3 ~ Y0
37
三、算术逻辑运算单元ALU
ALU（Arithmetic & Logic Unit）：算 术逻辑运算单元，计算机中可以进行逻 辑运算和算术运算的部件。 全加器：只能对输入数据进行加法运 算。 ALU的实现：在并行进位加法器的基 础上，再加上一些逻辑电路和功能控 制信号线，可形成多功能算术逻辑运 算部件ALU。
化简可得： Fn = Xn ⊕ Yn ⊕ Cn Cn＋1 = XnYn + （Xn＋Yn）Cn = XnYn + （Xn ⊕ Yn）Cn
33
一位全加器逻辑电路
Xn
Yn
Cn
Fn
一位全加器逻辑框图
Cn+1
Fn
Cn+1
FA
Cn
Xn Yn
34
四位二进制加法器
由4个全加器串连构成行波进位加法器
在数字电路中，表示逻辑变量之间的逻辑关系 的方法一般有3种：逻辑代数式、真值表、电 路图。
真值表：将所有输入变量的所有可能的取值组 合，及其在此情况下输出变量应有的取值罗列 出来，所形成的一张表。它最全面、最直观地 表达了逻辑关系。
9
二、逻辑门
1 、双极型逻辑门
+5V D1
0V A
VCC
A B
A
B
0
0
0
1
1
0
1
1
F
F 0 1 1 0
23
同或门（XNOR）
逻辑表达式：
F＝A⊙B＝AB＋A B
逻辑门电路符号：
A
F
B
真值表： 运算规则：相同得1
A
B
F
0
0
1
0
1
0
1
0
0
1
1
1
24
三、逻辑代数的基本定律
25
四、逻辑函数的化简
在设计逻辑电路时，每个逻辑表达式是 和一个逻辑电路相对应，因此必须将逻 辑表达式进行化简，以减少实现它的电 路所用元器件。
C16 74LS181 Ⅳ
C12 74LS181 Ⅲ
C8 74LS181 C4 74LS181 C0
Ⅱ
Ⅰ
A15～A12 B15～B12
A11～A8 B11～B8
A11～A8 B11～B8
A3～A0 B3～B0
41
由74LS181构成16位ALU
用4片74LS181 + 1片74LS182 →16位ALU 74LS181片内：并行进位；片间：并行进位。
A
F
B
真值表： 运算规则：有0就出0
A
B
0
0
0
1
1
0
1
1
F 0 0 0 1
17
或运算（OR）
逻辑表达式： F＝A＋B
逻辑门电路符号：
A
F
B
A
B
F
真值表：
0
0
0
0
1
1
运算规则：有1就出1
1
0
1
1
1
1
18
非运算（NOT）
逻辑表达式： F＝A
逻辑门电路符号： A
F
A
F
0
1
真值表：
F15 F14 F13 F12
③
F11 F10 F9 F8
③
F7 F6 F5 F4
③
F3 F2 F1 F0
③
C16 74LS181 ②
GP
①
74LS181 GP
②
①
74LS181 GP
②
①
74LS181
C0
GP
①①
A15～A12 B15～B12 A11～A8 B11～B8 A11～A8 B11～B8
F3
F2
F1
F0
C4
FA3
C3
FA2
C2
FA1
C1
FA0
C0
X3 Y3
X2
Y2
X1 Y1
X0 Y0
特点：位间进位是串行传送（称为行波进位）， 即本位全加和Fi必须等低位进位Ci来到后才能 得到。 缺点：加法时间与位数有关，速度较慢。
35
四位二进制并行进位加法器
在4个全加器基础上进行改造，以便并行产生进 位，构成并行进位加法器。
…
…
…
…
数据总线 图2－13 三态门与数据总线连接
13
二、逻辑门
4 、逻辑门的表示方式
14
二、逻辑门
4 、逻辑门的表示方式
15
二、逻辑门
4 、逻辑门的表示方式
所有逻辑运算都是按位操作的 或运算（OR）
与运算（AND） 基本的 逻辑运算
非运算（NOT）
16
与运算（AND）
逻辑表达式： F＝AB＝A·B 逻辑门电路符号：
X3 ~ X0
Y3 ~ Y0
函数发生器
S3 ~ S0
A3 ~ A0
B3 ~ B0
40
由74LS181构成16位ALU
用4片74LS181 →16位ALU
74LS181片内：并行进位 片间：串行进位。
F15 F14 F13 F12
F11 F10 F9 F8
F7 F6 F5 F4
F3 F2 F1 F0
3.9kΩ L
A
+5V
B 0V
D1
D2 3.9kΩ
B D2
GND
图2－4 二极管“与”门电路
图2－5 二极管“或”门电路
L
5V
A
0.3V
VCC
RC RB
10kΩ
1kΩ L
T
图2－6 三极管“非”门电路
10
二、逻辑门
2 、单极型逻辑门
VDD
G2
S2
B2
Vi
T2 D2 Vo
T3
D1
G1
B1 S1
B
将输入数据A和B经过函 数发生器形成它们的不 同组合（由功能选择线 S3S2S1S0 决定），再送 入并行进位加法器进行 加法运算，从而使得 ALU能够实现各种的运 算功能。 X＝f S3S2S1S0 （A，B）
Y＝f S3S2S1S0 （A，B）
F3 ~ F0
四位并行进位
加法器
C0 M
A3～A0 B3～B0
Gn+3Pn+3
C12
PNGNGn+ Pn+2C8
Gn+1 Pn+1
T1
A
VDD
T4 F
T2
T1
A
VDD
T3 B
T4 F
T2 T1
图2－7 CMOS非门
图2－8 CMOS与非门
图2－9 CMOS或非门
11
二、逻辑门
3 、其他类型的TTL门电路
（1）集电极开路与非门（OC门） 其输入输出逻辑关系为
Vcc
A
0
&
F
0
B
0
(a) OC门符号
A
0
&
F 0
1
B
0
FA B
C
1
0
运算规则：取反
19
二、逻辑门 3、4 其、他逻辑逻门辑的运表算示方式
除了3种基本的逻辑门电路外，还有4种常用的 逻辑门，它们均可以由与或非门组合而成。
与非门（NAND）
或非门（NOR） 异或门（XOR） 同或门（XNOR）
20
与非门（NAND）
逻辑表达式： F＝AB＝A·B 逻辑门电路符号： A
逻辑门（logic gates） ：对逻辑常量和变量 完成基本的逻辑运算的电路。
8
二、逻辑门
逻辑函数：用于表达逻辑变量之间关系的代数 式，使用与、或、非3种基本逻辑运算，可以 构造出任何逻辑函数 。
逻辑代数：逻辑代数是研究逻辑函数运算和化 简的一种数学系统，也是用来描述、分析、简 化数字电路的数学工具。
28
四、逻辑函数的化简
代数化简法并没有统一的模式，要求对基 本定律、公式、规则比较熟悉，并具有一 定的技巧。一般来说，化简时要注意以下 几点：
尽可能先使用并项法、吸收法、消去法、 取消法等简单方法进行化简，当这些方法 不凑效时，再考虑使用配项法。
如果原始函数不是“与或”式，需先将其 转换成“与或”式，然后再化简。
一位全加器真值表
Xn Yn Cn
000 001 010 011 100 101 110 111
Fn Cn＋1
00 10 10 01 10 01 01 11
32
二、二进制加法器
由的真表值达表式可为的：全加器输出Fn和进位输出 Cn＋1 Fn = XnYnCn + XnYnCn + XnYnCn +XnYnCn Cn＋1 = XnYnCn + XnYnCn + XnYnCn +XnYnCn
组合逻辑电路的设计步骤如下： 分析该逻辑电路的逻辑要求； 根据逻辑要求确定输入变量和输出变量； 将输入输出关系表示成真值表； 根据真值表写出输出函数的逻辑表达式，并 化简； 画出逻辑电路。
31
二、二进制加法器
加法器是计算机基本运算 部件之一。
一位二进制全加器： 输入变量：3个，即加数 Xn、被加数Yn和低位来 的进位Cn； 输出变量：2个，即本位 的和Sn、向高位的进位 Cn＋1。
化简后得到的最简表达式不一定是唯一的， 但它们中的“与”项个数及“与”项中的 因子数都应该是最少的。