考研资料数字电路第十章

合集下载

《数字电子技术》详细目录

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5 带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二-十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二-十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路* 4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T'触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3 移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器(Flash Memory)8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

数字电路考研康华光电子技术基础数字部分考研真题与笔记

数字电路考研康华光电子技术基础数字部分考研真题与笔记

数字电路考研康华光电子技术基础数字部分考研真题与笔记一、数电考研考点复习笔记1.1 复习笔记本章是《电子技术基础数字部分》的开篇,主要讲述了模拟信号和数字信号以及数字信号的描述方法,进而讨论了数制、二进制的算术运算、二进制代码和数字逻辑的基本运算,是整本教材的学习基础。

笔记所列内容,读者应力求理解和熟练运用。

一、模拟信号与数字信号1模拟信号和数字信号(见表1-1-1)表1-1-1 模拟信号和数字信号2数字信号的描述方法(见表1-1-2)表1-1-2 数字信号的描述方法3数字波形详细特征(1)数字波形的两种类型见表1-1-3表1-1-3 数字波形的类型(2)周期性和非周期性与模拟信号波形相同,数字波形亦有周期型和非周期性之分。

周期性数字波形常用周期T和频率f来描述。

脉冲波形的脉冲宽度用表示,所以占空比(3)实际数字信号波形在实际的数字系统中,数字信号并不理想。

当从低电平跳变到高电平,或从高电平跳到低电平时,边沿没有那么陡峭,而要经历一个过渡过程。

图1-1-1为非理想脉冲波形。

图1-1-1 非理想脉冲波形(4)波形图、时序图或定时图波形图、时序图或定时图概述见表1-1-4。

表1-1-4 波形图、时序图或定时图概述时序图和定时图区别与特征见表1-1-5。

表1-1-5 时序图、定时图特征二、数制1几种常用的进制(见表1-1-6)表1-1-6 几种常用的进制2进制之间的转换(1)其他进制转十进制任意一个其他进制数转化成十进制可用如下表达式表示:其中R表示进制,Ki表示相应位的值。

例如(二进制转十进制):(1011.01)2=1×23+0×22+1×21+1×20+0×2-1+1×2-2=(11.25)10。

(2)十进制转二进制①整数部分的转换:将十进制数除以2,取所余数为k0;将其商再除以2,取其余数为k1,……以此类推,直到所得商等于0为止,余数k n…k1k0(从下往上排)即为二进制数。

数字电路第十章 AD、DA051025

数字电路第十章 AD、DA051025
D
000 001 010 011 100 101 110 111
转换特性:指输出模拟量和输入数字量之间的转换关系。 转换特性:指输出模拟量和输入数字量之间的转换关系。 理想的D/A转换特性,应是输出模拟量与输入数字量成正比。 D/A转换特性 理想的D/A转换特性,应是输出模拟量与输入数字量成正比。 电压转换比例系数. 即:输出模拟电压 uo=Ku×D ;Ku电压转换比例系数. 电流转换比例系数, 输出模拟电流 io=Ki×D ;Ki电流转换比例系数, 输入二进制数所代表的十进制数。 (D :输入二进制数所代表的十进制数。) 则输出模拟电压为: 如果输入为n位二进制数dn-1dn-2…d1d0,则输出模拟电压为:
§1 D/A转换器(DAC)
一、D/A转换器的基本原理和转换特性 D/A转换器的基本原理和转换特性 基 本 原 理 将输入的每一位二进制代码按其权的大小 每一位二进制代码按其权的大小转换成相 将输入的每一位二进制代码按其权的大小转换成相 应的模拟量,然后将代表各位的模拟量相加, 应的模拟量,然后将代表各位的模拟量相加,所得的 总模拟量就与数字量成正比, 总模拟量就与数字量成正比,这样便实现了从数字量 到模拟量的转换。 到模拟量的转换。
存在多种网 络形式。 络形式。 由晶体管或MOS 由晶体管或 管组成。 管组成。
常见DAC转换方法 常见DAC转换方法 DAC
二进制权电阻网络DAC 二进制权电阻网络 二进制权电流DAC 二进制权电流 T型电阻网络 型电阻网络DAC 型电阻网络 型电阻网络DAC 倒T型电阻网络 型电阻网络
二、二进制权电阻网络DAC 二进制权电阻网络DAC ⒈电路
V REF I0 = 8R
V REF I1 = 4R
V REF I2 = 2R

数字电子技术基础第10章

数字电子技术基础第10章

§10.4.5 石英晶体多谐振荡器
在许多应用场合下都对多谐振荡器的振荡频 率稳定性有严格的要求。前面几种电路频率稳定 性不是很高。在对频率稳定性有较高要求时,应 采用石英晶体多谐振荡器。
电路的振荡频 率取决于石英 晶体的固有振 荡频率。
本节小结
多谐振荡器没有稳定状态,只有两 个暂稳态。 工作不需要外加信号源,只 需要电源。
第十章
脉冲波形的 产生和整形
编辑ppt
1
教学内容
§10.1 概述 §10.2 施密特触发器 §10.3 单稳态触发器 §10.4 多谐振荡器 §10.5 555定时器及其应用
教学要求
一.重点掌握的内容:
(1)555定时器及其应用. (2)石英晶体多谐振荡器.
二.一般掌握的内容:
(1)施密特触发器、单稳态触发器、多谐振荡器的工 作特点和典型应用。 (2)施密特触发器、单稳态触发器输入电压与输出电 压之间的关系;多谐振荡器振荡周期的估算方法。
vA
VT
HR1VRT2R2V(1T
R1 R2
)V VTTHR1R 2R2VTH(1R R1 2)VTH
滞回电压传输特性,即输入电压的上升过程和下降过 程的阈值电平不同。这是施密特触发器固有的特性。
正向阈值电压
同相输出的施密特触发器 负向阈值电压
反相输出的施密特触发器
回差电压:ΔVT= VT+-VT-
§10.3.1 用门电路组成的单稳态触发器
单稳态触发器因为电路具有一个稳定状态 而得名。它由两个门电路、一个RC电路组成。 它的暂稳态通常都是靠RC电路的充、放电过 程来维持的,根据RC电路的不同接法,分为 微分型和积分型。
ห้องสมุดไป่ตู้
1

模拟电路与数字电路(第2版)课件集:第10章时序逻辑电路引论

模拟电路与数字电路(第2版)课件集:第10章时序逻辑电路引论
01 1 0
② 特性方程
Qn+1=SD+RDQn SDRD=0 ③ 状态图
10 0 10 1
1 1
} 置1
11 11
0 1
× ×
} 禁止
SD=1 RD=0
SD=0
0
RD=×
SD=×
1
RD=0
SD=0 RD=1
RS锁存器工作波形图(初态假设为0)
SD 0 1 0 1 0 0 0 1
RD 0 0 0 1 0 1 0
CP S R Qm
Q
6. 特性表和特性方程
主从RS触发器的特性表和 特性方程和RS锁存器基本 相同,只是在列特性表时, 要加上CP脉冲标志.
特性方程
{Qn+1=S+RQn
SR=0
主从RS触发器的特性表
CP SD RD Qn Qn+1
×× × ×
00 0
00 1
Qn
0保 1持
0 1 0 0置
0 1 1 00
D
C Q
锁存
Q跟随D 锁存 Q跟随D 锁存
在时序逻辑电路中,往往要求电路的存储器件能在同 一信号的作用下同步工作,锁存器不适合,原因如下:
门控锁存器在控制信号C有效时,都可以接收输入信号, 所以,激励信号的任何变化,都将直接引起锁存器输出 状态的改变,这时,输入信号若发生多次变化,输出状态 也可能发生多次变化,这一现象称为锁存器的空翻.
R
& RD ≥1
Q
C
≥1 &
Q
S
SD
1S Q C1 1R Q
RD=R·C SD=S·C
当C=1时:门控RS锁存器功能和RS锁存器完全相同; 当C=0时:RD=SD=0,锁存器状态保持不变.

数字电子技术章 (10)

数字电子技术章 (10)

第 10 章 组合电路的分析与设计
10.1.2 组合逻辑电路的分析方法
1. 第一种适用于比较简单的电路, 分析步骤为: (1) 根据给定电路图, 写出逻辑函数表达式; (2) 简化逻辑函数或者列真值表; (3) 根据最简逻辑函数或真值表, 描述电路逻辑 功能。
第 10 章 组合电路的分析与设计
第二种适用于比较复杂的电路或无法得到逻辑图的电路, 分析步骤如下:
(10.2) F是一个4变量函数, 所以要用具有3个地址输入端的选择器, 即用8选1的多路选择器实现。假设用74LS151, 在3个地址 输入端A2、 A1、 A0分别输入A、 B、 C这3个变量。
第 10 章 组合电路的分析与设计 比较表达式(10.1)和(10.2)可知:
根据以上分析, 只要按图10.3(c)连接, 便可实现 逻辑函数F。
(2) 列真值表。 用1表示高电平, 用0表示低电平。 由于规定低电平有效, 且优先级别高的排斥优先级别低的, 被排斥的量用“×”号表示。 输出4位二进制码用DCBA表示, 它们共有16种组合。 用来对Y0~Y9进行编码的方案很多, 我 们采用其中一种方案。 优先编码器的真值表如表10.5所示。
第 10 章 组合电路的分析与设计
第 10 章 组合电路的分析与设计 图 10.6 优先编码器
第 10 章 组合电路的分析与设计
2. (1) 分析要求。 要设计一个4位二进制数加法器, 我 们首先要弄清楚一位二进制数如何相加。 一位二进制数相加 不仅要考虑本位的加数与被加数, 还要考虑低位的进位信号, 而输出为本位和及向高位的进位信号, 这就是通常所说的全 加器。
第 10 章 组合电路的分析与设计
(3) 化简。 因变量太多, 用卡诺图化简不方便, 可 用公式法进行化简。 为便于用与或非门实现该电路, 则要 合并使函数值为0的最小项。 先求出反函数的最简与或式, 然后再取反求出函数的最简与或非式。 根据真值表写表达式 时, 因为被排斥的变量对函数值没有影响, 所以可以从相 应的最小项中去掉, 于是可得

10级《数字电子技术》复习资料

10级《数字电子技术》复习资料
状态方程和输出方程,计算出状态转换表,画出状态转换图,说明电 路能否自启动。
解: (1) 电路是由两个下降沿触
发的JK 触发器、1个异或门、1 个非门与3个与非门组成的同步
时序电路。 (2) 列方程组
输出方程组:
Y AQ1Q2 AQ1Q2 AQ1Q2 AQ1Q2
激励方程组:
JJ12
解: 设三人的意见为变量A、B、C,表决结果为函数L。
对变量及函数进行如下状态赋值:对于变量A、B、C,设
同意为逻辑“1”;不同意为逻辑“0”。对于函数L,设事
情通过为逻辑“1”;没通过为逻辑“0”。显然,当A=0时,
A行使否决权,故L=0。 (1) 建立该逻辑函数的真值表
例4.2.4的真值表
ABC L
例7 将D触发器转换为JK触发器。 解:比较D触发器和JK触发器的特性方程可知
D JQ n KQn JQ n KQn
退出
淮阴师范学院物理与电子电气工程学院
第6章 时序逻辑电路
复习要点
1.了解时序逻辑电路的特点。 2.掌握时序逻辑电路的描述方式。 3.掌握同步、异步时序逻辑电路的分析方法。 4.掌握常用时序逻辑电路——计数器、寄存器、
三、触发器的逻辑功能
用特性表、特性方程、状态转换图、波形图来描述。
(a) RS触发器
退出
或非门组成的基本RS触发器的特性表
R
S
Qn Qn+1
功能
00
0
0
保持
00
1
1
保持
01
0
1
置1
01
1
1
置1
10
0
0
置0
10
1

河南省考研电子信息科学复习资料数字电路基础梳理

河南省考研电子信息科学复习资料数字电路基础梳理

河南省考研电子信息科学复习资料数字电路基础梳理为了更好地复习河南省考研电子信息科学中的数字电路基础知识,我们需要对相关内容进行梳理。

在本文中,将按照数字电路基础的逻辑门、代数运算、编码与解码等方面,对复习所需的知识点进行整理。

通过对这些知识点的系统学习和掌握,有助于提高在考试中的表现。

一、逻辑门逻辑门是数字电路的基本构造单元,可以实现逻辑运算和信号处理等功能。

常见的逻辑门包括与门、或门、非门、与非门、异或门等。

接下来,我们将逐个介绍这些逻辑门的功能和特点。

1. 与门(AND)与门是最简单的逻辑门之一,其输出信号仅在所有输入信号都为高电平时才为高电平。

与门常用于逻辑乘法和信号传输方面。

2. 或门(OR)或门的输出信号仅在至少一个输入信号为高电平时才为高电平。

或门可用于逻辑加法和信号选择等应用。

3. 非门(NOT)非门是最基本的逻辑门,其将输入信号的高电平转换为低电平,低电平转换为高电平。

非门常用于信号反转和逻辑反演等场景。

4. 与非门(NAND)与非门结合了与门和非门的功能,其输出信号与与门相反。

即在所有输入信号都为高电平时,与非门的输出信号为低电平。

5. 异或门(XOR)异或门的输出信号仅在输入信号中的奇数个输入为高电平时才为高电平。

异或门常用于逻辑运算和数据传输等领域。

以上是数字电路中最基础的逻辑门,通过它们的组合和连接,可以构建出更为复杂的数字电路和逻辑功能。

二、代数运算在数字电路中,代数运算是一种基本的运算方法,它通过逻辑运算来描述数字电路中的信号处理和数值计算。

1. 布尔代数布尔代数是一种逻辑代数,用于描述二进制位的逻辑运算。

它基于两个基本运算,即与运算和或运算,以及一个补运算,即非运算。

通过布尔代数,可以对数字电路进行逻辑推导和优化。

2. 十进制与二进制转换在数字电路中,经常需要将十进制数转换为二进制数,或者将二进制数转换为十进制数。

这是数字电路设计和计算中常见的运算。

三、编码与解码编码与解码是数字电路中常用的信号处理方法,用于数据传输和存储。

江西省考研电子信息科学与技术复习资料数字电路设计重点整理通信原理速查手册

江西省考研电子信息科学与技术复习资料数字电路设计重点整理通信原理速查手册

江西省考研电子信息科学与技术复习资料数字电路设计重点整理通信原理速查手册数字电路设计是电子信息科学与技术中的重要内容之一,也是江西省考研电子信息科学与技术专业中的重点科目。

为了帮助考生更好地复习数字电路设计,特整理了该专业的重点内容,并提供了通信原理的速查手册,以供考生参考。

一、数字电路设计重点内容1. 逻辑门与布尔代数逻辑门是数字电路设计中的基本组成单元,常见的逻辑门有与门、或门、非门、与非门、或非门、异或门等。

根据布尔代数的原理,可以通过组合不同的逻辑门实现各种逻辑功能。

2. 状态机设计状态机是一种用于描述系统行为的模型,它由一组状态和状态之间的转换组成。

数字电路设计中,状态机常用于描述时序逻辑电路,如计数器、有限状态机等。

3. 存储器设计存储器是数字电路设计中的重要组成部分,用于存储和读取数据。

常见的存储器有静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。

4. 数字信号处理数字信号处理是将模拟信号转换为数字信号,并对数字信号进行处理的过程。

在数字电路设计中,数字信号处理常用于滤波、调制解调、音频处理等应用。

5. FPGA与ASIC设计FPGA(现场可编程门阵列)和ASIC(专用集成电路)是数字电路设计中常用的两种实现方式。

FPGA具有灵活性高、开发周期短等优点,而ASIC则具有性能高、功耗低等优点。

以上是江西省考研电子信息科学与技术复习资料中数字电路设计的重点内容,掌握这些内容对于考生复习和应试都非常关键。

二、通信原理速查手册通信原理是电子信息科学与技术中的另一门重要课程,它包括了通信系统的基本原理、调制解调技术、信道编码等内容。

为了方便考生复习和应试,特制作了通信原理的速查手册,以供考生快速查阅。

通信原理速查手册主要包括以下内容:1. 通信系统的基本原理包括通信系统的基本模型、信源、信道、接收机和发送机等的基本原理。

2. 调制解调技术包括调幅调制、调频调制、调相调制等调制技术的原理和应用。

数字电路各章重点复习

数字电路各章重点复习

同学们,数电这门课程考察的主要是一些二进制、十进制和十六进制之间转 换,还有就是一些简单的逻辑公式的推理,常用公式的简单计算等等,不是 很难但考察多样,这部分课程不会很难,而且考察的题量也比较小,主要就 是一些逻辑运算和基本门电路的考察。

第一章第一章 逻辑代数基础知识要点一、二进制、十进制、十六进制数之间的转换;二进制数的原码、反码和补码 (此部分大家查阅一下课本,编者在此不列出具体公式了。

)二、逻辑代数的三种基本运算以及 5 种复合运算的图形符号、表达式和真值表:与、或、非 逻辑代数的基本公式 消去律:消去律: A + AB = A + B 多余项定律:多余项定律: AB + AC + BC = AB + AC反演定律:反演定律: AB = A + B基本规则:反演规则和对偶规则 四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为:真值表、函数式、逻辑图 会从这三种中任一种推出其它二种 逻辑函数的最小项表示法:最小项的性质; 五、逻辑函数的化简:要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简AB + AB = AA+ B = A • • B AB + AB = AB + A B吸收律:吸收律: A + AB = A逻辑代数常用公式:三、逻辑代数的基本公式和常用公式、基本规则例1.1 利用公式法化简F ( ABCD) = ABC + AB + AD + C + BD解:解: F ( ABCD) = ABC + AB + AD + C + BD= AB + AB + AD + C + BD = B + AD + C + BD = B + D + AD + C = B+ D+C例 1.2利用卡诺图化简逻辑函数约束条件为 ( A BC + C = A B + C ) ( AB + AB = B) ( B + BD = B + D) ( D + AD = D)Y ( ABCD ) = ∑ m(3、 6、、、、 )5、 7 101、4 8) ∑ m(0、 2、、一、三极管开、关状态Y = A + BD第二章门电路知识要点1、饱和、截止条件:截止:、饱和、截止条件:截止: V be < V T , 饱和:饱和: i B > I B S BS = 2、反相器饱和、截止判断 二、基本门电路及其逻辑符号与门、或非门、非门、与非门、OC 门、三态门、异或; 传输门、OC/OD 门及三态门的应用 三、门电路的外特性1、输入端电阻特性:对、输入端电阻特性:对 TTL 门电路而言,输入端通过电阻接地或低电平时,由于输入电流流过 该电阻,会在电阻上产生压降,当电阻大于开门电阻时,相当于逻辑高电平。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

C5
10.4 555定时器构成施密特触发器
VCC2 R VCC1
7 4 8 3 5 1
uo2 ui
555
6 2
uo1
C5
由于施密特触发器无须放电端,所以利用放电端与输出 端状态相一致的特点,从放电端加一上拉电阻后,可以获得 与3脚相同的输出。但上拉电阻可以单独接另外一组电源, 以获得与3脚输出不同的逻辑电平。
1.当TH>2VCC/3,TL> 1VCC/3时, 比较器A1=H, 比较器A2=L,触发器置0,3脚和7脚输出低电平。
2.当TH<2VCC/3, TL> VCC/3时, 比较 器A1=L,比较器 A2=L,触发器状态不 变,3脚和7脚输出低 电平。放电管饱和。
3.当TH<2VCC/3,TL< VCC/3时, 比较器A1=L, 比较器A2=H,触发器置1,3脚和7脚输出高电平。放 电管截止。 4.当TH< 2VCC/3,TL> VCC/3时, 比较器 A1=L,比较器 A2=L,触发器状 态不变,3脚和7 脚输出高电平。 放电管截止。
施密特触发器的输出波形如下:
ui
2VCC/3 1VCC/3 0 uO 0 t
t
施密特触发器的主要用于对输入波形的整形。表示的 是将三角波整形为方波,其它形状的输入波形也可以整形为 方波。
10.5 555定时器构成压控振荡器(VCO)
一般的振荡器若要改变振荡频率必须改变选频网络的 参数值,不太方便。上述555定时器构成的振荡器,只要改 变控制电压的数值即可改变振荡频率,易于控制。通过外 加控制电压去改变振荡器的频率,这样的振荡器就是电压 控制振荡器,简称压控振荡器,用VCO表示。 利用555定时器的5脚,可以方便实现这一功能。由于 555定时器是一种低价格通用型的电路,其压控非线性较 大,性能较差,只能满足一般技术水平的需要。如果需要 高的性能指标,可采用专用的压控振荡器芯片,如AD650 等。
tw1 : uC (0) = VCC /3 V、 uC (∞) =VCC、 1=(RA+ RB)C、 当t= tw1时, 1 1.44 uC (tw1) =2 VCC /3代入公式。于是可解出 f
T t w1 t w2 0.7( RA 2 RB )C
T ( RA tw1 0.7(RA RB )C 2 RB )C tw2 : uC (0) = 2VCC /3 V、 uCT1 =0V、 1= Rt w1 当t= tw2时,uC (tw2) (∞) BC、 D 100% 100% =VCC /3代入公式。于是可解出 T T
0
t
单稳态发器暂稳态时间的计算:
根据uC的波形,由过渡过程公式即可计算出暂稳态时间, 为此需要确定三要素, uC (0) =0V、 uC (∞) =VCC、 =RC、 当t= tw时,uC (tw) =2 VCC /3代入公式。于是可解出
uc (t ) uc () [uc (0) uc
uc
VCC RA
7 4 8 3 5 1
u '5
2 VCC 3
1 VCC 3
u '5 2
RB
6 2
555
uo C5
O
t uo t t
+ -
C
u5
O
uo
O
T T
555定时器做压控振荡器,其工作原理与多谐振荡器无 本质不同。在压控振荡器中,实质上是通过5脚加入一个控 制电压u5,u5的加入使555定时器的阈值随之改变,从而可 以改变多谐振荡器的振荡频率。为了使u5的控制作用明显, u5应是一个低阻的信号源。因为555定时器内部的阈值是由 三个5k的电阻分压取得,u5的内阻大或串入较大的电阻, 压控作用均不明显。
tw2 0.7RBC
因T1 >T2 ,它的占空比大于50% ,占空比不可调节。该 电路因加入了二极管,使电容器的充电和放电回路不同,可 以调节电位器使充、放电时间常数相同。如果RA=RB,调节电 位器可以获得50%的占空比。
R
RA
B
VCC1
7
D1
4
8 3 5 1
5 55
6 2
uo1
D2
C
4 7 6 2 8 3 5 1
555
uo
C5
ui
C
此时, ui已经撤消,变为高电平,所以当uC充电到上限 阈值电平(VCC2/3)时,输出将跳变为低电平。完成一次单 稳过程。
ui 0 uC
t
2VCC/3
0
uO tw
t
注意:触发脉冲 必须是窄脉冲, 要比暂稳态的时 间tw还要短。否 则触发作用始终 存在,输出将不 会在uC达到 2VCC/3时返回低 电平。
10.3 555定时器构成多谐振荡器
VCC RA
7 4 8 3 5 1
RB
6 2
555
uo
C
C5
电容器之所 以能够放电,是 由于有放电端7 脚的作用,因7 脚的状态与输出 端一致,7脚为 低电平电容器
0
uO tw1
t
0
tw2 图4.29 多谐振荡器波形图
t
t ()]e τ
t w RCln3 1.1RC
注意一:触发输入信号的逻辑电平,在无触发时是高电平,必 须大于,低电平必须小于,否则触发无效。 注意二:触发信号的低电平宽度要窄,其低电平的宽度应小 于单稳暂稳的时间。否则当暂稳时间结束时,触发信号依然存 在,输出与输入反相。此时单稳态触发器成为一个反相器。
3. 输出端和放电端的状态一致,要通都通,要断都断;
4. 输出与两触发端是反相关系。
10.2 555定时器构成单稳态
初始状态下,没有触发,ui是 高电平,所以输出是低电平。 当ui加上触发低电平时,输出 将跳变到高电平,放电管关断。 放电管关断,电源将经过R向 C充电,uC按指数规律上升。
VCC R
555定时器功能表
⑤CV 直流 悬空 交流 ⑥TH ②TL ④R L H H ③OUT L L LH ⑦DIS L通 L通 通断
>2VCC/3 >VCC/3 <2VCC/3 >VCC/3
接地 <2VCC/3 <VCC/3
H
H
H断
从555定时器的功能表可以看出几个特点: 1. 有两个阈值电平,分别是电源电压的1/3和2/3; 2. 输出从低到高,从高到低有回差;
第十章 脉冲波形的产生与整形电路
4-1 导论
4-2 基本RS触发器 4-3 同步时钟RS触发器
4-4 维持阻塞D触发器 4-5 边沿JK触发器 4-6 555定时器
第十章 脉冲波形的产生与整形电路
555定时器是一种用途广泛的模拟数字混合集 成电路。它可以构成单稳态触发器、多谐振荡器、 压控振荡器等多种应用电路。
双稳
触发信号 输出
单稳
多谐
10.1 555定时器的工作原理
10.2 555定时器构成单稳态
10.3 555定时器构成多谐振荡器
10.4 555定时器构成施密特触发器
10.5 555定时器构成压控振荡器(VCO)
10.1 555定时器的工作原理
1. GND地
2. TL 低电平触发端 3. OUT 输出端 4. Rd 清零端 5. CV 电压控制端 6. TH 高电平触发端 7. DIS 放电端 8. VCC 电源端
相关文档
最新文档