第2章 典型微处理器
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第2章-28086典型时序
L、W、Q命令演示
2018/7/30
6、汇编命令 A
-A↙ -A地址 ↙
《微机原理与应用》赵春华
R命令演示
A命令演示
16
补充
7、反汇编命令 U
-U ↙
当前地址CS：IP反汇编32字节指令 -U 地址 ↙
9、 文件装入命令L
10、写文件命令W
BX：文件长度的高16位
CX：文件长度的低16位
U命令演示
11、退出DEBUG回到DOS状态命 令Q
《微机原理与应用》赵春华 7
总线周期
指令周期
2018/7/30
读操作（存储器或I/O）
2018/7/30
《微机原理与应用》赵春华
IN AL, 21H
8
读操作（存储器或I/O）
T1 CLK T2 T3 T4
A19/S6~A16/S3
AD15~AD0
ALE
M/IO RD
DT/R
DEN
2018/7/30 《微机原理与应用》赵春华 9
微机原理及应用
第二章 8086/8088微处理器（2）
8086/8088的内部结构图
EU
20位AB
BIU
AH AL BH BL CH CL DH DL SP BP SI DI
ALU16位DB
地址加法器
∑
16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
EU控 制电路
CPU
DB CB AB
主 存 I/O I/O 设备
最大工作模式 ：
（1）MN/MX =0 （2）控制总线由8288总线控 制器产生。 （3）用于构成多处理机和数 学协处理器大型系统。
2018/7/30
6、汇编命令 A
-A↙ -A地址 ↙
《微机原理与应用》赵春华
R命令演示
A命令演示
16
补充
7、反汇编命令 U
-U ↙
当前地址CS：IP反汇编32字节指令 -U 地址 ↙
9、 文件装入命令L
10、写文件命令W
BX：文件长度的高16位
CX：文件长度的低16位
U命令演示
11、退出DEBUG回到DOS状态命 令Q
《微机原理与应用》赵春华 7
总线周期
指令周期
2018/7/30
读操作（存储器或I/O）
2018/7/30
《微机原理与应用》赵春华
IN AL, 21H
8
读操作（存储器或I/O）
T1 CLK T2 T3 T4
A19/S6~A16/S3
AD15~AD0
ALE
M/IO RD
DT/R
DEN
2018/7/30 《微机原理与应用》赵春华 9
微机原理及应用
第二章 8086/8088微处理器（2）
8086/8088的内部结构图
EU
20位AB
BIU
AH AL BH BL CH CL DH DL SP BP SI DI
ALU16位DB
地址加法器
∑
16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
EU控 制电路
CPU
DB CB AB
主 存 I/O I/O 设备
最大工作模式 ：
（1）MN/MX =0 （2）控制总线由8288总线控 制器产生。 （3）用于构成多处理机和数 学协处理器大型系统。
楼第2章微处理器习题解答
习题解答：1、8086CPU从功能上看可分为哪两大部分？它们的主要作用是什么？答：8086CPU功能结构可分为两大部分，即总线接口单元BIU（BUS INTERFASE UNIT）和执行单元EU（Execution Unit）构成。
BIU负责与存储器和外设传递数据，具体地说，BIU从内存指定部分取出指令，送到指令队列排队；在执行指令时所需的操作数也是由BIU从内存的指定区域取出传送到EU去执行或者把EU的执行结果传送到指定的内存单元或外设中。
EU 负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。
2、8086CPU中有哪些通用寄存器？各有什么用途？答：8086/8088CPU的通用寄存器包括4个数据寄存器AX、BX、CX、DX，2个地址指针寄存器SP和BP，2个变址寄存器SI和DI。
通用寄存器都能用来存放运算操作数和运算结果，这是它们的通用功能，除此之外在不同的场合它们还有各自的专门用途。
（1）数据寄存器数据寄存器包括4个寄存器AX、BX、CX、DX，用于暂时保存运算数据和运算结果，由于每个16位数据寄存器可分为2个8位数据寄存器，这4个数据寄存器既可以保存16位数据，也可保存8位数据。
AX（accumulator）称为累加器，常用于存放算术逻辑运算的操作数，所有输入输出指令也都通过AX与外设进行信息传输。
BX（base）称为基址寄存器，常用于存放访问内存时的基地址。
CX（count）称为计数器，在循环和串操作指令中用来存放计数值。
DX（data）称为数据寄存器，在双字长（32位）乘除运算中将DX与AX两个寄存器组合成一个双字长的数据，其中DX存放高16位数据，AX存放低16位数据，另外在间接寻址的输入输出指令中把要访问的输入输出端口地址存放在DX中。
（2）指针寄存器指针寄存器包括堆栈指针寄存器SP（stack pointer）和基址指针寄存器BP（base pointer）。
第二节习题参考答案
第2章 微处理器
2.1 8086/8088CPU由哪两部分组成？它们 的主要功能各是什么？
答：8086/8088中由EU和BIU组成。 EU负责分析指令(指令译码)和执行指令 BIU负责取指令、取操086/8088CPU为什么要采用地址/数据 线分时复用？有何好处？
3
2.4 设段寄存器CS=2400H，指令指示器IP=6F30H， 此时指令的物理地址PA是多少？指向这一物理地址的CS 值和IP值是否是唯一的？
PA=2AF30H 不是
4
2.5 什么叫总线周期？8086/8088系统中的总线周期由 几个时钟周期组成？如果CPU的主时钟频率为25MHZ， 一个时钟周期是多少？一个基本总线周期是多少时间？
答：由于受微处理器外部引脚数量的限制故采 用分时复用技术；其好处为：减少引脚数量， 硬件设计简单。
2
2.3 8086/8088CPU中的标志寄存器分为哪 两类标志？两者有何区别？
答：分6个状态标志位和3个控制标志位。 指令标志位记录了算术和逻辑运算结果的一些
特征，是指令执行后自动建立的，这些特征可 以作为一种先决条件来决定下一步的操作。 控制标志位通过指令设置，每一种控制标志被 设置后都对CPU其后的操作产生控制作用。
进行一次读/写过程所需的时间 一个指令周期包含若干个总线周期，一个总
线周期一般包括4个或多个时钟周期。
6
2.16 简述PCI总线的特点。见教材81页。 2.17 简述USB总线的特点。见教材87页。
7
总线周期：CPU通过总线对内存或端口完成一 次读/写操作所用的时间。
4个 T=1/25M=40ns 160ns
5
2.10 什么是指令周期？什么是时钟周期？什么 是总线周期？三者有何关系？
2.1 8086/8088CPU由哪两部分组成？它们 的主要功能各是什么？
答：8086/8088中由EU和BIU组成。 EU负责分析指令(指令译码)和执行指令 BIU负责取指令、取操086/8088CPU为什么要采用地址/数据 线分时复用？有何好处？
3
2.4 设段寄存器CS=2400H，指令指示器IP=6F30H， 此时指令的物理地址PA是多少？指向这一物理地址的CS 值和IP值是否是唯一的？
PA=2AF30H 不是
4
2.5 什么叫总线周期？8086/8088系统中的总线周期由 几个时钟周期组成？如果CPU的主时钟频率为25MHZ， 一个时钟周期是多少？一个基本总线周期是多少时间？
答：由于受微处理器外部引脚数量的限制故采 用分时复用技术；其好处为：减少引脚数量， 硬件设计简单。
2
2.3 8086/8088CPU中的标志寄存器分为哪 两类标志？两者有何区别？
答：分6个状态标志位和3个控制标志位。 指令标志位记录了算术和逻辑运算结果的一些
特征，是指令执行后自动建立的，这些特征可 以作为一种先决条件来决定下一步的操作。 控制标志位通过指令设置，每一种控制标志被 设置后都对CPU其后的操作产生控制作用。
进行一次读/写过程所需的时间 一个指令周期包含若干个总线周期，一个总
线周期一般包括4个或多个时钟周期。
6
2.16 简述PCI总线的特点。见教材81页。 2.17 简述USB总线的特点。见教材87页。
7
总线周期：CPU通过总线对内存或端口完成一 次读/写操作所用的时间。
4个 T=1/25M=40ns 160ns
5
2.10 什么是指令周期？什么是时钟周期？什么 是总线周期？三者有何关系？
第2章 ARM微处理器概述
工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。
无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种
（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。
微机原理第02章1
第2章： 溢出和进位的对比
例1：3AH＋7CH＝B6H
无符号数运算： 58＋124＝182 范围内，无进位 有符号数运算： 58＋124＝182 范围外，有溢出
例2：AAH＋7CH＝（1）26H
无符号数运算： 170＋124＝294 范围外，有进位 有符号数运算： －86＋124＝28 范围内，无溢出
常用来存放双字长数据的高16位，或存放外设端口地址
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中， SI 、 DI 还有较特殊的 用法 现在不必完全理解，以后会详细展开
第2章：溢出和进位的应用场合
处理器对两个操作数进行运算时，按照无 符号数求得结果，并相应设置进位标志 CF； 同时，根据是否超出有符号数的范围设置 溢出标志OF 应该利用哪个标志，则由程序员来决定。 也就是说，如果将参加运算的操作数认为 是无符号数，就应该关心进位；认为是有 符号数，则要注意是否溢出
第2章：符号标志SF（Sign Flag）
运算结果最高位为1，则SF＝1； 否则SF＝0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1
84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
第2章：奇偶标志PF（Parity Flag）
第2章：辅助进位标志AF（Auxiliary Carry Flag）
运算时D3位（低半字节）有进位或
借位时，AF＝1；否则AF＝0
这个标志主要由处理器内部使用， 用于十进制算术运算调整指令中， 用户一般不必关心 3AH＋7CH＝B6H，D3有进位：AF＝1
微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
第2章 CPU
基于全新的Socket 423架构，采用Willamette核心， 0.18µ m制造工艺，集成了4200万个晶体管，主频为
1.4～2.0GHz 。
第2章 CPU
图2–16 Pentium 4 CPU
第2章 CPU
2.3 影响CPU性能的因素
在CPU的工作过程中，电压、工艺等都是影响CPU 性能的重要因素。那么，哪些因素对CPU的性能影响 最大呢？ 1．外频 外频实际就是系统总线的工作频率。
第2章 CPU
图2–1 8086 CPU
第2章 CPU
1979年Intel公司推出了8086的简化版——8088芯
片，如图2–2所示。它仍是16位微处理器，内含29 000 个晶体管，时钟频率为4.77 MHz，地址总线为20位， 可以使用1 MB内存。8088的内部数据总线是16位，外 部数据总线是8位。1981年，8088芯片被首次用于IBM PC机中，开创了个人电脑的新时代。如果说8080处理 器还不为大多数人所熟知的话，那么8088则可以说是 家喻户晓了，PC机的第一代CPU便是由它开始的。
8085处理器，加上当时美国Motorola公司的MC6800微 处理器和Zilog公司的Z80微处理器，一起组成了8位微 处理器家族。
第2章 CPU
3．Intel 8086／8088
16位微处理器的典型产品是Intel公司的8086微处理 器，以及同时生产出的数学协处理器，即8087。由于 这些指令应用于8086和8087，因此被人们统称为X86指 令集。此后Intel推出的新一代CPU产品均兼容原来的 X86指令集。8086 CPU的外观如图2–1所示。
进，80486的性能比带有80387数学协处理器的80386
提高了4倍。
1.4～2.0GHz 。
第2章 CPU
图2–16 Pentium 4 CPU
第2章 CPU
2.3 影响CPU性能的因素
在CPU的工作过程中，电压、工艺等都是影响CPU 性能的重要因素。那么，哪些因素对CPU的性能影响 最大呢？ 1．外频 外频实际就是系统总线的工作频率。
第2章 CPU
图2–1 8086 CPU
第2章 CPU
1979年Intel公司推出了8086的简化版——8088芯
片，如图2–2所示。它仍是16位微处理器，内含29 000 个晶体管，时钟频率为4.77 MHz，地址总线为20位， 可以使用1 MB内存。8088的内部数据总线是16位，外 部数据总线是8位。1981年，8088芯片被首次用于IBM PC机中，开创了个人电脑的新时代。如果说8080处理 器还不为大多数人所熟知的话，那么8088则可以说是 家喻户晓了，PC机的第一代CPU便是由它开始的。
8085处理器，加上当时美国Motorola公司的MC6800微 处理器和Zilog公司的Z80微处理器，一起组成了8位微 处理器家族。
第2章 CPU
3．Intel 8086／8088
16位微处理器的典型产品是Intel公司的8086微处理 器，以及同时生产出的数学协处理器，即8087。由于 这些指令应用于8086和8087，因此被人们统称为X86指 令集。此后Intel推出的新一代CPU产品均兼容原来的 X86指令集。8086 CPU的外观如图2–1所示。
进，80486的性能比带有80387数学协处理器的80386
提高了4倍。
第二章 微处理器
第 13 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
第02章 微型计算机系统中的微处理器
主要引线（最小模式下）：
8088是工作在最小还是最大模式由MN/MX端状态决 定。MN/MX=0工作于最大模式，反之工作于最小模式
AD7---AD0：低8位地址和数据信号分时复 用。在传送地址信号时为单 向，传送数据信号时为双向。 A19--- A16：高4位地址信号，分时复用。 A15--- A8 ：输出8位地址信号。
第2章 微型计算机系统中的微处理器
2.1 微型计算机的组成及工作原理 2.1.1微型计算机基本结构（冯诺依曼结构）
存储程序工作原理是指把程序存储在计算机内， 使计算机能像快速存取数据一样地快速存取组 成程序的指令。为实现控制器自动连续地执行 程序，必须先把程序和数据送到具有记忆功能 的存储器中保存起来，然后给出程序中第一条 指令的地址，控制器就可依据存储程序中的指 令顺序周而复始地取指令、译码、执行，直到 完成全部指令操作为止，即控制器通过指令流 的串行驱动实现程序控制
2.1.2微处理器CPU
1、寄存器组 2、算术逻辑单元ALU 3、控制器 （1）程序计数器PC （2）地址寄存器AR （3）数据寄存器DR （4）指令寄存器IR和指令译码器ID （5）时许部件
2.1.3 总线
1、DB 2、AB 3、CB
2.1.4 存储器----P11 通常指内存，有读、写操作
图2-13 8086CPU最小模式下的典型配置
2．最大工作模式
由图2-4可知， 最大模式配 置和最小模 式配置有一 个主要的差 别： 最大模 式下多了 8288总线控 制器。
图2-4 8086CPU最大工作 模式下的典型配置
2.6 8086的总线时序
1．读周期的时序 2．写周期的时序
1．读周期的时序（图2-9）
第2章
智能仪器第2章微处理器的选择
后来，许多厂家生产与8051指令系统兼容的单 片机,系统结构均采用 CMOS工艺，因而常用 80C51 系列来称呼所有具有 8051指令系统的单片机及8051 内核的单片机。
主要生产厂家？ 代表性芯片？
第2章 微处理器的选择
AT89系列的主 要特点
第2章 微处理器的选择
1. 基本型单片机(Atmel公司的AT89系列)
3.精简增强型单片机(Philips公司的P87LPC900系列)
特点是无三总线构架,内部增加了许多功能部件，如 LCD段驱动器、模拟比较器、12C通信端口和看门狗定时 器等，其内部 Flash同时可作E2PROM使用，且内含RTC 日历时钟功能等。
P89LPC900系列基于6倍速的80C51兼容内核，内嵌 Flash程序存储器，可实现在应用编程(ClAP)/在系统编程 (ISP)和快速的2 ms页编程/擦除周期;包括512字节片内 E2PROM和768字节SRAM数据存储器;包括了16位捕获/ 比较/PWM、3 Mb/s的SPI和400 Kb/s的FC总线、增强型 DART、看门狗定时器和用户可选择的电源管理功能;带 有精度为±2.5%的内部振荡器。
第2章 微处理器的选择
3.高档型单片机(Silicon Lab公司的C8051F000系列)
Silicon Lab公司的C8051F系列单片机具有与 MCS 51单片机内核指令集完全兼容的微控制器。
C8051F系列单片机采用具有专利的CIP-51内 核，而Silicon Lab专利与MCS-5l单片机指令系统完 全兼容，运行速度高达25MIPS，除具有标准8051 的数字外设部件之外，片内还集成数据采集和控制 系统中常用的模拟部件和其他数字外设及功能部件。
MIPS (计算机) - 即Million Instructions Per Second（每秒百万条指令）
主要生产厂家？ 代表性芯片？
第2章 微处理器的选择
AT89系列的主 要特点
第2章 微处理器的选择
1. 基本型单片机(Atmel公司的AT89系列)
3.精简增强型单片机(Philips公司的P87LPC900系列)
特点是无三总线构架,内部增加了许多功能部件，如 LCD段驱动器、模拟比较器、12C通信端口和看门狗定时 器等，其内部 Flash同时可作E2PROM使用，且内含RTC 日历时钟功能等。
P89LPC900系列基于6倍速的80C51兼容内核，内嵌 Flash程序存储器，可实现在应用编程(ClAP)/在系统编程 (ISP)和快速的2 ms页编程/擦除周期;包括512字节片内 E2PROM和768字节SRAM数据存储器;包括了16位捕获/ 比较/PWM、3 Mb/s的SPI和400 Kb/s的FC总线、增强型 DART、看门狗定时器和用户可选择的电源管理功能;带 有精度为±2.5%的内部振荡器。
第2章 微处理器的选择
3.高档型单片机(Silicon Lab公司的C8051F000系列)
Silicon Lab公司的C8051F系列单片机具有与 MCS 51单片机内核指令集完全兼容的微控制器。
C8051F系列单片机采用具有专利的CIP-51内 核，而Silicon Lab专利与MCS-5l单片机指令系统完 全兼容，运行速度高达25MIPS，除具有标准8051 的数字外设部件之外，片内还集成数据采集和控制 系统中常用的模拟部件和其他数字外设及功能部件。
MIPS (计算机) - 即Million Instructions Per Second（每秒百万条指令）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
11
第2章 章
GND AD 14 AD 13 AD 12 AD 11 AD 10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 NMI INTR CLK GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
指令队列缓冲器 EU 控制电路 标志寄存器 执 行 部 件 （ EU ） 总 线 接 口 部 件 （ B IU） 1 2 3 4 5 6
图2.1 8086 微处理 器内部 结构
5
第2章 章
1. 执行部件 执行部件EU EU主要由算术逻辑运算单元 主要由算术逻辑运算单元ALU、 主要由算术逻辑运算单元 、 标志寄存器、数据暂存寄存器、 标志寄存器、数据暂存寄存器、通用寄 存器组和EU控制电路等部件组成 控制电路等部件组成， 存器组和 控制电路等部件组成，其功 能是负责指令的译码和执行。 能是负责指令的译码和执行。
4
地址总线 AX BX CX DX AH BH CH DH SP BP SI DI 地址 寄存器 CS DS SS AL BL CL DL 数据 寄存器
地址加法器
∑ 数据 总线
总 线 控 制 逻 辑
8086 总线
ES A LU 数 据 总 线 （ 16 位 ） IP 内部通信 寄存器
暂存器
A LU
13
第2章 章
2.3 存储器结构与 存储器结构与I/O组织 组织
存储器内部按字节组织，两个相邻字节称一个字。 存储器内部按字节组织，两个相邻字节称一个字。 存放数据以字节为单位； 存放数据以字节为单位；存放数据为一个字时将每 个字低字节存放在低地址，高字节存放在高地址， 个字低字节存放在低地址，高字节存放在高地址，以 低地址作为该字访问地址。 低地址作为该字访问地址。 从偶地址开始存放的字称规则字或对准字， 从偶地址开始存放的字称规则字或对准字，从奇地 址开始存放的字称非规则字或非对准字。 址开始存放的字称非规则字或非对准字。规则字的存 取可在一个总线周期内完成， 取可在一个总线周期内完成，非规则字的存取需要两 个总线周期。 个总线周期。
6
第2章 章
2. 总线接口部件 总线接口部件BIU BIU由地址加法器、专用寄存器组、指令 由地址加法器、 由地址加法器 专用寄存器组、 队列缓冲器及总线控制电路等部件组成。 队列缓冲器及总线控制电路等部件组成。 提供16位双向数据总线和 位地址总线， 位双向数据总线和20位地址总线 提供 位双向数据总线和 位地址总线，是 完成CPU与存储器或 与存储器或I/O设备间数据传送。 设备间数据传送。 完成 与存储器或 设备间数据传送 BIU内部有 个16位段地址寄存器，1个 内部有4个 位段地址寄存器 位段地址寄存器， 个 内部有 16位指令指针寄存器，1个6字节指令队列缓 位指令指针寄存器， 个 字节指令队列缓 位指令指针寄存器 冲器以及20位地址加法器和总线控制电路 位地址加法器和总线控制电路。 冲器以及 位地址加法器和总线控制电路。
19
第2章 章
逻辑地址到物理地址的转换由BIU中20位的地址加法器 中 位的地址加法器 逻辑地址到物理地址的转换由 自动完成。 自动完成。 物理地址计算公式： 物理地址计算公式： 物理地址=段地址× 物理地址 段地址×10H＋偏移地址 段地址 ＋ 4. 专用和保留的存储单元地址 ）：用来存放中断向量 （1）00000H～003FFH（IKB）：用来存放中断向量。 ） ～ （ ）：用来存放中断向量。 （2）B0000H～B0FFFH（4KB）)：单色显示器的视频缓 ） ～ （ ） ： 冲区。 冲区。 ）；彩色显示器的视频缓 （3）B8000H～BBFFFH（16KB）；彩色显示器的视频缓 ） ～ （ ）； 冲区。 冲区。 ）：系统复位启动 （4）FFFF0H～FFFFFH（16B）：系统复位启动。 ） ～ （ ）：系统复位启动。
17
00000H
∶ ∶
逻辑段 1 ≤ 64K B
逻辑段 1 起点
逻辑段 2 起点 逻辑段 3 起点
逻辑段 2 ≤ 64K B 逻辑段 3 ≤ B
∶ ∶
FFFFFH 图 2 -7 存 储 器 分 段 示 意 图
18
第2章 章 3. 存储器中不同地址的理解 （1）段地址：描述要寻址的逻辑段在内存中的起始 ）段地址： 位置。 位置。 （2）偏移地址：描述要寻址的内存单元距本段段首 ）偏移地址： 的偏移量。 的偏移量。 （3）逻辑地址：由段地址和偏移地址两部分组成。 ）逻辑地址：由段地址和偏移地址两部分组成。 表示形式为“段地址：偏移地址” 表示形式为“段地址：偏移地址”。 提供的20 （4）物理地址：存储器实际地址，由CPU提供的 ）物理地址：存储器实际地址， 提供的 位地址码来表示， 位地址码来表示，是惟一能代表存储空间每个字节单 元的地址。 元的地址。
15
图2.6 两个存储体与总线连接
16
第2章 章
2. 存储器的分段结构 8086系统采用20位地址线寻址 系统采用20位地址线寻址1 8086系统采用20位地址线寻址1M字节存 储空间。由于CPU内所有寄存器都只有16 CPU内所有寄存器都只有16位 储空间。由于CPU内所有寄存器都只有16位， 只能寻址64KB。 因此， 64KB 只能寻址 64KB 。 因此 ， 把整个存储空间分成 若干逻辑段， 每个逻辑段容量最大64KB。 64KB 若干逻辑段， 每个逻辑段容量最大64KB。 CPU允许各逻辑段在整个存储空间中浮动， CPU允许各逻辑段在整个存储空间中浮动， 允许各逻辑段在整个存储空间中浮动 可紧密相连，也可相互重叠， 可紧密相连 ， 也可相互重叠 ， 还可分开一段 距离，如图2 所示。 距离，如图2-7所示。
20
第2章 章
2.3.2 I/O端口组织 端口组织
1. 统一编址 ： I/O端口地址置于 统一编址： 端口地址置于1MB存储器空间 端口地址置于 存储器空间 每个端口占用一个存储单元的地址。 中，每个端口占用一个存储单元的地址。 CPU访 访 问存储器的指令和各种寻址方式都可用于寻址I/O 问存储器的指令和各种寻址方式都可用于寻址 端口。 端口。 2. 独立编址：端口单独编址构成一个 独立编址：端口单独编址构成一个I/O空间， 空间， 空间 CPU设置专门输入 输出指令 （ IN和OUT）和接 设置专门输入/输出指令 设置专门输入 输出指令（ 和 ） 口控制信号访问I/O端口 。 端口地址空间独立， 口控制信号访问 端口。 端口地址空间独立 ， 端口 控制电路和地址译码电路较简单， 输入/输出指 控制电路和地址译码电路较简单 ， 输入 输出指 令类别少，一般只进行传送操作。 令类别少，一般只进行传送操作。
第2章 章
第2章 典型微处理器 本章主要教学内容
8086微处理器内部结构和寄存器 微处理器内部结构和寄存器 8086微处理器外部引脚特性和工作方式 微处理器外部引脚特性和工作方式 8086微处理器存储器和 微处理器存储器和I/O组织 微处理器存储器和 组织 高档微处理器的典型结构和各功能部件
1
第2章 章
3
第2章 章 2.1.1 8086微处理器内部结构及主要部件功能 微处理器内部结构及主要部件功能 8086从功能上可划分为两个逻辑单元，即执行 从功能上可划分为两个逻辑单元， 从功能上可划分为两个逻辑单元 部件EU和总线接口部件 部件 和总线接口部件BIU，其内部结构如图2.1 ，其内部结构如图 和总线接口部件 所示。 所示。
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
V CC （+5V ） AD 15 A 16 /S 3 A17 / S 4 A18 / S5 A19 /S6 BHE /S7 MN/MX RD HOLD( RQ/GT0 ) HLDA(RQ/GT 1 ) WR(LOCK) M/IO( S 2 ) DT/R( S 1 ) DEN( S 0 ) ALE( QS 0 ) INTA( QS 1 ) TEST READY RESET
图2-4 8086CPU引脚图 引脚图
12
第2章 章
理解和运用8086CPU引脚时要注意以下几个 引脚时要注意以下几个 理解和运用 方面： 方面： （1）每个引脚只传送一种特定信号； ）每个引脚只传送一种特定信号； （2）一个引脚电平高低代表不同传递信号； ）一个引脚电平高低代表不同传递信号； 工作于最小、 （3）CPU工作于最小、最大不同模式时引脚 ） 工作于最小 有不同名称和定义； 有不同名称和定义； （4）分时复用引脚； ）分时复用引脚； （5）特定引脚输入和输出信号分别传送不同 ） 信息。 信息。
7
第2章 章
2.1.2 8086寄存器及其主要作用 寄存器及其主要作用 8086可供编程使用的有 个16位寄存 可供编程使用的有14个 位寄存 可供编程使用的有 按其用途可分为3类 器，按其用途可分为 类： 通用寄存器 段寄存器 指针和标志寄存器
8
第2章 章 1. 通用寄存器 （1）数据寄存器：存放操作数或中间结果。 ）数据寄存器：存放操作数或中间结果。 （2）指针和变址寄存器：存放地址偏移量。 ）指针和变址寄存器：存放地址偏移量。 2. 控制寄存器 （1）指令指针寄存器 ）指令指针寄存器IP （2）标志寄存器 ）标志寄存器FLAG 6个状态标志： 个状态标志： 个状态标志 CF-进位标志 ；PF-奇偶标志 ；AF-辅助进位标志； 辅助进位标志； 进位标志 奇偶标志 辅助进位标志 ZF-零标志 ；SF-符号标志 ；OF-溢出标志 零标志 符号标志 溢出标志 3个控制标志： 个控制标志： 个控制标志 TF-陷阱标志或单步操作标志 ：IF-中断允许标志； 中断允许标志； 陷阱标志或单步操作标志 中断允许标志 DF-方向标志 方向标志
本章教学目的及要求
通过学习，应掌握： 通过学习，应掌握： 典型微处理器的内部组成 寄存器结构 外部引脚特性和作用 存储器和I/O组织 存储器和 组织 系统工作方式和特点
第2章 章
GND AD 14 AD 13 AD 12 AD 11 AD 10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 NMI INTR CLK GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
指令队列缓冲器 EU 控制电路 标志寄存器 执 行 部 件 （ EU ） 总 线 接 口 部 件 （ B IU） 1 2 3 4 5 6
图2.1 8086 微处理 器内部 结构
5
第2章 章
1. 执行部件 执行部件EU EU主要由算术逻辑运算单元 主要由算术逻辑运算单元ALU、 主要由算术逻辑运算单元 、 标志寄存器、数据暂存寄存器、 标志寄存器、数据暂存寄存器、通用寄 存器组和EU控制电路等部件组成 控制电路等部件组成， 存器组和 控制电路等部件组成，其功 能是负责指令的译码和执行。 能是负责指令的译码和执行。
4
地址总线 AX BX CX DX AH BH CH DH SP BP SI DI 地址 寄存器 CS DS SS AL BL CL DL 数据 寄存器
地址加法器
∑ 数据 总线
总 线 控 制 逻 辑
8086 总线
ES A LU 数 据 总 线 （ 16 位 ） IP 内部通信 寄存器
暂存器
A LU
13
第2章 章
2.3 存储器结构与 存储器结构与I/O组织 组织
存储器内部按字节组织，两个相邻字节称一个字。 存储器内部按字节组织，两个相邻字节称一个字。 存放数据以字节为单位； 存放数据以字节为单位；存放数据为一个字时将每 个字低字节存放在低地址，高字节存放在高地址， 个字低字节存放在低地址，高字节存放在高地址，以 低地址作为该字访问地址。 低地址作为该字访问地址。 从偶地址开始存放的字称规则字或对准字， 从偶地址开始存放的字称规则字或对准字，从奇地 址开始存放的字称非规则字或非对准字。 址开始存放的字称非规则字或非对准字。规则字的存 取可在一个总线周期内完成， 取可在一个总线周期内完成，非规则字的存取需要两 个总线周期。 个总线周期。
6
第2章 章
2. 总线接口部件 总线接口部件BIU BIU由地址加法器、专用寄存器组、指令 由地址加法器、 由地址加法器 专用寄存器组、 队列缓冲器及总线控制电路等部件组成。 队列缓冲器及总线控制电路等部件组成。 提供16位双向数据总线和 位地址总线， 位双向数据总线和20位地址总线 提供 位双向数据总线和 位地址总线，是 完成CPU与存储器或 与存储器或I/O设备间数据传送。 设备间数据传送。 完成 与存储器或 设备间数据传送 BIU内部有 个16位段地址寄存器，1个 内部有4个 位段地址寄存器 位段地址寄存器， 个 内部有 16位指令指针寄存器，1个6字节指令队列缓 位指令指针寄存器， 个 字节指令队列缓 位指令指针寄存器 冲器以及20位地址加法器和总线控制电路 位地址加法器和总线控制电路。 冲器以及 位地址加法器和总线控制电路。
19
第2章 章
逻辑地址到物理地址的转换由BIU中20位的地址加法器 中 位的地址加法器 逻辑地址到物理地址的转换由 自动完成。 自动完成。 物理地址计算公式： 物理地址计算公式： 物理地址=段地址× 物理地址 段地址×10H＋偏移地址 段地址 ＋ 4. 专用和保留的存储单元地址 ）：用来存放中断向量 （1）00000H～003FFH（IKB）：用来存放中断向量。 ） ～ （ ）：用来存放中断向量。 （2）B0000H～B0FFFH（4KB）)：单色显示器的视频缓 ） ～ （ ） ： 冲区。 冲区。 ）；彩色显示器的视频缓 （3）B8000H～BBFFFH（16KB）；彩色显示器的视频缓 ） ～ （ ）； 冲区。 冲区。 ）：系统复位启动 （4）FFFF0H～FFFFFH（16B）：系统复位启动。 ） ～ （ ）：系统复位启动。
17
00000H
∶ ∶
逻辑段 1 ≤ 64K B
逻辑段 1 起点
逻辑段 2 起点 逻辑段 3 起点
逻辑段 2 ≤ 64K B 逻辑段 3 ≤ B
∶ ∶
FFFFFH 图 2 -7 存 储 器 分 段 示 意 图
18
第2章 章 3. 存储器中不同地址的理解 （1）段地址：描述要寻址的逻辑段在内存中的起始 ）段地址： 位置。 位置。 （2）偏移地址：描述要寻址的内存单元距本段段首 ）偏移地址： 的偏移量。 的偏移量。 （3）逻辑地址：由段地址和偏移地址两部分组成。 ）逻辑地址：由段地址和偏移地址两部分组成。 表示形式为“段地址：偏移地址” 表示形式为“段地址：偏移地址”。 提供的20 （4）物理地址：存储器实际地址，由CPU提供的 ）物理地址：存储器实际地址， 提供的 位地址码来表示， 位地址码来表示，是惟一能代表存储空间每个字节单 元的地址。 元的地址。
15
图2.6 两个存储体与总线连接
16
第2章 章
2. 存储器的分段结构 8086系统采用20位地址线寻址 系统采用20位地址线寻址1 8086系统采用20位地址线寻址1M字节存 储空间。由于CPU内所有寄存器都只有16 CPU内所有寄存器都只有16位 储空间。由于CPU内所有寄存器都只有16位， 只能寻址64KB。 因此， 64KB 只能寻址 64KB 。 因此 ， 把整个存储空间分成 若干逻辑段， 每个逻辑段容量最大64KB。 64KB 若干逻辑段， 每个逻辑段容量最大64KB。 CPU允许各逻辑段在整个存储空间中浮动， CPU允许各逻辑段在整个存储空间中浮动， 允许各逻辑段在整个存储空间中浮动 可紧密相连，也可相互重叠， 可紧密相连 ， 也可相互重叠 ， 还可分开一段 距离，如图2 所示。 距离，如图2-7所示。
20
第2章 章
2.3.2 I/O端口组织 端口组织
1. 统一编址 ： I/O端口地址置于 统一编址： 端口地址置于1MB存储器空间 端口地址置于 存储器空间 每个端口占用一个存储单元的地址。 中，每个端口占用一个存储单元的地址。 CPU访 访 问存储器的指令和各种寻址方式都可用于寻址I/O 问存储器的指令和各种寻址方式都可用于寻址 端口。 端口。 2. 独立编址：端口单独编址构成一个 独立编址：端口单独编址构成一个I/O空间， 空间， 空间 CPU设置专门输入 输出指令 （ IN和OUT）和接 设置专门输入/输出指令 设置专门输入 输出指令（ 和 ） 口控制信号访问I/O端口 。 端口地址空间独立， 口控制信号访问 端口。 端口地址空间独立 ， 端口 控制电路和地址译码电路较简单， 输入/输出指 控制电路和地址译码电路较简单 ， 输入 输出指 令类别少，一般只进行传送操作。 令类别少，一般只进行传送操作。
第2章 章
第2章 典型微处理器 本章主要教学内容
8086微处理器内部结构和寄存器 微处理器内部结构和寄存器 8086微处理器外部引脚特性和工作方式 微处理器外部引脚特性和工作方式 8086微处理器存储器和 微处理器存储器和I/O组织 微处理器存储器和 组织 高档微处理器的典型结构和各功能部件
1
第2章 章
3
第2章 章 2.1.1 8086微处理器内部结构及主要部件功能 微处理器内部结构及主要部件功能 8086从功能上可划分为两个逻辑单元，即执行 从功能上可划分为两个逻辑单元， 从功能上可划分为两个逻辑单元 部件EU和总线接口部件 部件 和总线接口部件BIU，其内部结构如图2.1 ，其内部结构如图 和总线接口部件 所示。 所示。
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
V CC （+5V ） AD 15 A 16 /S 3 A17 / S 4 A18 / S5 A19 /S6 BHE /S7 MN/MX RD HOLD( RQ/GT0 ) HLDA(RQ/GT 1 ) WR(LOCK) M/IO( S 2 ) DT/R( S 1 ) DEN( S 0 ) ALE( QS 0 ) INTA( QS 1 ) TEST READY RESET
图2-4 8086CPU引脚图 引脚图
12
第2章 章
理解和运用8086CPU引脚时要注意以下几个 引脚时要注意以下几个 理解和运用 方面： 方面： （1）每个引脚只传送一种特定信号； ）每个引脚只传送一种特定信号； （2）一个引脚电平高低代表不同传递信号； ）一个引脚电平高低代表不同传递信号； 工作于最小、 （3）CPU工作于最小、最大不同模式时引脚 ） 工作于最小 有不同名称和定义； 有不同名称和定义； （4）分时复用引脚； ）分时复用引脚； （5）特定引脚输入和输出信号分别传送不同 ） 信息。 信息。
7
第2章 章
2.1.2 8086寄存器及其主要作用 寄存器及其主要作用 8086可供编程使用的有 个16位寄存 可供编程使用的有14个 位寄存 可供编程使用的有 按其用途可分为3类 器，按其用途可分为 类： 通用寄存器 段寄存器 指针和标志寄存器
8
第2章 章 1. 通用寄存器 （1）数据寄存器：存放操作数或中间结果。 ）数据寄存器：存放操作数或中间结果。 （2）指针和变址寄存器：存放地址偏移量。 ）指针和变址寄存器：存放地址偏移量。 2. 控制寄存器 （1）指令指针寄存器 ）指令指针寄存器IP （2）标志寄存器 ）标志寄存器FLAG 6个状态标志： 个状态标志： 个状态标志 CF-进位标志 ；PF-奇偶标志 ；AF-辅助进位标志； 辅助进位标志； 进位标志 奇偶标志 辅助进位标志 ZF-零标志 ；SF-符号标志 ；OF-溢出标志 零标志 符号标志 溢出标志 3个控制标志： 个控制标志： 个控制标志 TF-陷阱标志或单步操作标志 ：IF-中断允许标志； 中断允许标志； 陷阱标志或单步操作标志 中断允许标志 DF-方向标志 方向标志
本章教学目的及要求
通过学习，应掌握： 通过学习，应掌握： 典型微处理器的内部组成 寄存器结构 外部引脚特性和作用 存储器和I/O组织 存储器和 组织 系统工作方式和特点