晶振的作用与原理以及负载电容

晶振的作用与原理

每个单片机系统里都有晶振，全程是叫晶体震荡器，在单片机系统里晶振的作用非常大，他结合单片机内部的电路，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，晶振的提供的时钟频率越高，那单片机的运行速度也就越快。

晶振用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（VCO）。

晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。

晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。

下面我就具体的介绍一下晶振的作用以及原理，晶振一般采用如图1a的电容三端式(考毕兹) 交流等效振荡电路；实际的晶振交流等效电路如图1b，其中Cv是用来调节振荡频率，一般用变容二极管加

上不同的反偏电压来实现，这也是压控作用的机理；把晶体的等效电路代替晶体后如图1c。其中Co，C1，L1，RR是晶体的等效电路。

分析整个振荡槽路可知，利用Cv来改变频率是有限的：决定振荡频率的整个槽路电容C=Cbe,Cce,Cv三个电容串联后和Co并联再和C1串联。可以看出：C1越小，Co越大，Cv变化时对整个槽路电容的作用就越小。因而能“压控”的频率范围也越小。实际上，由于C1很小(1E-15量级)，Co不能忽略(1E-12量级，几PF)。所以，Cv变大时，降低槽路频率的作用越来越小，Cv变小时，升高槽路频率的作用却越来越大。这一方面引起压控特性的非线性，压控范围越大，非线性就越厉害；另一方面，分给振荡的反馈电压(Cbe上的电压)却越来越小，最后导致停振。通过晶振的原理图你应该大致了解了晶振的作用以及工作过程了吧。采用泛音次数越高的晶振，其等效电容C1就越小；因此频率的变化范围也就越小。

微控制器的时钟源可以分为两类：基于机械谐振器件的时钟源，如晶振、陶瓷谐振槽路；RC（电阻、电容）振荡器。一种是皮尔斯振荡器配置，适用于晶振和陶瓷谐振槽路。另一种为简单的分立RC振荡器。

用万用表测量晶体振荡器是否工作的方法：测量两个引脚电压是否是芯片工作电压的一半，比如工作电压是51单片机的+5V则是否

是2.5V左右。另外如果用镊子碰晶体另外一个脚，这个电压有明显变化，证明是起振了的。

晶振的类型有SMD和DIP型，即贴片和插脚型。

什么是晶振的负载电容？（ZT）

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic 输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB 上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚XO 和晶振输入引脚XI 之间用一个电阻连接, 对于CMOS 芯

片通常是数M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振.

石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围.

外接时大约是数PF 到数十PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.

设计考虑事项：

1.使晶振、外部电容器（如果有）与IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会

使它对EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。

2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。

3.当心晶振和地的走线

4.将晶振外壳接地

如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.

当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻.

晶振电路中如何选择电容C1C2

（1）：因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选择外部元器件。

（2）：在许可范围内，C1,C2值越低越好。C值偏大虽有利于振荡器的稳定，但将会增加起振时间。

（3）：应使C2值大于C1值，这样可使上电时，加快晶振起振。

在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用时，要了解该型号振荡器的关键指标，如等效电阻，厂家建议负载电容，频率偏差等。在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。示波器在观察振荡波形时，观察OSCO管脚(Oscillator output)，应选择100MHz带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。（由于探头上一般存在10～20pF的电容，所以观测时，适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形）。工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。若峰峰值小于70%，可适当减小OSCI及OSCO管脚上的外接负载电容。反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。

用示波器检测OSCI(Oscillator input)管脚，容易导致振荡器停振，原因是：部分的探头阻抗小不可以直接测试，可以用串电容的方法来进行测试。如常用的4MHz石英晶体谐振器，通常厂家建议的外接负载电容为10～30pF左右。若取中心值15pF，则C1，C2各取30pF 可得到其串联等效电容值15pF。同时考虑到还另外存在的电路板分布电容，芯片管脚电容，晶体自身寄生电容等都会影响总电容值，故实际配置C1，C2时，可各取20～15pF左右。并且C1，C2使用瓷片电容为佳。