NIOSII开发板原理图

合集下载

NIOS II Step By Step

/bbs/showbbs.asp?bd=3&id=80&totable=1NIOS II Step By Step(1)---NIOS II自定义指令可编程软核处理器最大的特点是灵活，灵活到我们可以方便的增加指令，这在其他SOC系统中做不到的，增加用户指令可以把我们系统中用软件处理时耗费时间多的关键算法用硬逻辑电路来实现，大大提高系统的效率，更突出的一点是：我们通过下面的逐步操作会认识到，这是一个听起来高深，其实比较容易实现的功能（我们站在EDA工具这个巨人肩上，风光无限啊：），通过这一文档的介绍可以增强我们掌握NIOS II所有的技术手段的信心，这也是我把NIOS II 用户指令放在最前面的用意。

用户指令就是我们让NIOS II软核完成的一个功能，这个功能由电路模块来实现，这个电路模块是用H DL语言描述的。

它被连接到NIOS II软核的算术逻辑部件上，下面就是示意图：用户指令分多种，有组合逻辑指令、多周期指令、扩展指令等等，学明白一个，也就举一反三了， Alt era提供了用户模块HDL的模板,通过裁减就可以适应多种指令类型了。

下面就是这个模版的Verilog形式，很简单吧，我想看到这里很多人会说：oh,that＇s easy。

模块里面的内容不要我说了，也说不尽，是你智慧表演的舞台了，八仙过海，各显神通的机会来了：）//Verilog Custom Instruction Templatemodule __module_name(clk, // CPU＇s master-input clk <required for multi-cycle>reset, // CPU＇s master asynchronous reset <required for multi-cycle>clk_en, // Clock-qualifier <required for multi-cycle>start, // True when this instr. issues <required for multi-cycle>done, // True when instr. completes <required for variable muli-cycle> dataa, // operand A <always required>datab, // operand B <optional>n, // N-field selector <required for extended>a, // operand A selector <used for Internal register file access>b, // operand b selector <used for Internal register file access>c, // result destination selector <used for Internal register file access> readra, // register file index <used for Internal register file access>readrb, // register file index <used for Internal register file access>writerc,// register file index <used for Internal register file access>result // result <always required>);input clk;input reset;input clk_en;input start;input readra;input readrb;input writerc;input [7:0] n;input [4:0] a;input [4:0] b;input [4:0] c;input [31:0]dataa;input [31:0]datab;output[31:0]result;output done;// Port Declaration// Wire Declaration// Integer Declaration// Concurrent Assignment// Always Constructendmodule下面两张图和表可以帮助我们更深入的理解和总结：万事开头难，那我们就挑个软的捏，来做一条组合逻辑指令吧，下面就是模块示意图：，这个模块只有两个输入，A，B，都是32BIT的，输出也是32BIT的。

第1节 Nios II IDE简介

Nios II EDS（Embedded Design Suite——嵌入式开发包）提供了一个统一的开发平台，适用于所有Nios II处理器系统。

仅仅通过一台PC机、一片Altera的FPGA以及一根JTAG下载电缆，软件开发人员就能够往Nios II 处理器系统写入程序以及和Nios II处理器系统进行通讯。

Nios II处理器的JTAG 调试模块提供了使用JTAG下载线和Nios II处理器通信唯一的、统一的方法。

无论是单处理器系统中的处理器，还是复杂多处理器系统中的处理器，对其的访问都是相同的。

用户不必去自己建立访问嵌入式处理器的接口。

Nios II EDS 提供了两种不同的设计流程，包括很多生成Nios II程序的软件工具，包括需要版权的和开源软件工具如，GNU C/C++ 工具集。

Nios II EDS为基于Nios II的系统自动生成板支持包（board support package——BSP)。

Altera的BSP包括Altera硬件抽象层(hardware abstraction layer——HAL)，可选的RTOS，设备驱动。

BSP提供了C/C++运行环境，使用户避免直接和硬件打交道。

Nios II EDS 的第一种开发流程是用户在集成开发环境Nios II IDE中完成所有的工作，第二种开发流程是在命令行和脚本环境中使用Nios II 软件生成工具，然后将工程导入到IDE中进行调试。

本书介绍使用Nios II IDE进行软件设计的流程，Nios II IDE基于开放式的、可扩展Eclipse IDE project工程以及Eclipse C/C++ 开发工具（CDT）工程。

Nios II集成开发环境(IDE)是Nios II系列嵌入式处理器的基本软件开发工具。

所有软件开发任务都可以Nios II IDE下完成，包括编辑、编译和调试程序。

Nios II IDE为软件开发提供四个主要的功能：工程管理器编辑器和编译器调试器闪存编程器6.1.1 工程管理器The Nios II IDE提供多个工程管理任务，加快嵌入式应用程序的开发进度。

NiosIISOPC开发PPT课件

27.12.2020
.
44
SOPC Builder界面分成三个部分，界面左边是组件（Nios II嵌入式系统元件）选择栏，用树型结构列出了SOPC Builder的组件；右边空白处用于加入用户定制Nios II系统的组件；下方是提示栏，用于显示SOPC Builder的提示信息和警告错误信息。在界面的右上方，可以选择器件系列和系统工作频率。
27.12.2020
.
66
（1）加入NIOS CPU CORE（CPU核）在SOPC Builder的组件库中，用鼠标双击Component
Library（组件库）中的“Nios II Processor”项，弹出添加新的Nios II（CPU核）对话框。在对话框中提供Nios II系列微处理器的三个成员供选择： ① Nios II/e（经济型）成员，具有占用最小逻辑的优化，占用 600～700LEs（逻辑元件）。 ② Nios II/f（快速型）成员，具有高性能的优化，占用1400～ 1800LEs。 ③ Nios II/s（标准型）成员，在占用逻辑和高性能优化方面的性能居中，占用1200～1400LEs。
用VHDL或Verilog HDL来定制外设。
Nios II的硬件开发必须得到特定的开发板的硬件支持。下
面以DE2（含DE2 70）开发板为例，介绍Nios II（9.0版本）
硬件开发的具体流程。
在DE2开发板上，支持Nios II系统的外部设备包括
SDRAM、SRAM、FLASH、LCD、七段数码管、发光二极管、
27.12.2020
加入UA. RT对话框
1100
（4）加入BUTTON PIO DE2开发板上有4只按钮开关key3～key0，设计中需要加

NiosⅡ嵌入式处理器设计

并行计算
03
利用多个处理器核心同时处理多个数据，实现大规模数据处理。
动态调度技术
静态调度
在编译时确定指令的执行顺序。
动态调度
在运行时根据指令的依赖关系和资源冲突，动态调整指令的执行顺序。
编译器优化
利用编译器对程序进行优化，减少冗余指令和优化指令执行顺序。
05 NIOS II处理器应用实例
静态并行
通过编译器优化，将多个独立无依赖的指令并行执行。
动态并行
在运行时根据指令之间的依赖关系，将无依赖的指令并行执行。
超标量并行
通过增加硬件资源，同时执行多个指令，提高处理器的并行处理能力。
数据并行技术
单指令多数据流
01
在同一时刻对多个数据执行相同的操作，实现数据并行处理。
向量化
02
将数据分组，对每组数据执行相同的操作，提高数据处理速度。
高效能DSP算法
对于通信系统中的数字信号处理需求，如解调、调制、滤波等，NIOS II处理器能够高效地实现各种DSP算法。
数字信号处理应用
数字信号处理应用
在数字信号处理领域，NIOS II处理器广泛应用于音频、视频、雷达、导航等信号处理场景。它能够快速处理大量的数字信号数据，实现实时信号分析和处理。
感谢您的观看
调试与仿真工具
JTAG调试器
通过JTAG接口进行硬件调试，支持实时跟踪、断点、单步执行等功能。
ModelSim仿真软件
用于模拟和验证硬件设计，支持多种硬件描述语言，如VHDL和 Verilog。
SOPC Builder
用于构建可定制的片上系统（SOPC），支持将多个IP核组合在一起，并生成相应的硬件描述语言代码。

第8章 Nios II系统高级开发技术

8.2 定制基于Avalon的用户外设
9.选择SW Files选项卡打开添加文件对话框，将路径指向软件文件所在的文件夹。
8.2 定制基于Avalon的用户外设
10. 选择Component Wizard选项卡。
8.2 定制基于Avalon的用户外设
11.可以单击Preview the Wizard 按钮进行预览。
第8章目录
8.1 定制Nios II用户指令 8.2 定制基于Avalon的用户外设
8.2 定制基于Avalon的用户外设

定制用户外设简介
一个典型元件定制的步骤如下：
1．规划元件的硬件功能。 2．如将采用微控制器来控制该元件，则规划访问该硬件的应用程序接口(API)。
3．在硬件和软件要求的基础上，定义一个恰当的Avalon接口。
最简单的也最容易使用的是通过内建(Built-in)函数和宏定义使用定制指令。
内建(Built-in)函数的格式如下： _builtin_custom_<返回类型>n<参数类型>
i表示int（整型），f表示float（浮点），p表示void*（指针）。
使用汇编指令使用定制指令时，汇编指令的格式如下： Custom N,xC,xA,xB
第8章目录
8.1 定制Nios II用户指令 8.2 定制基于Avalon的用户外设
8.1 定制Nios II用户指令

Nios II定制指令综述
具有定制指令的NiosII硬件结构
NiosII处理器用户指令硬件模块框图
8.1 定制Nios II用户指令

Nios II定制指令综述
组合逻辑指令结构框图

定制指令设计示例

NiosIISOPC开发

Nios II/SOPC 的应用领域
01
02
03
04
通信
Nios II/SOPC在通信领域的应用包括基带处理、调制解调
、协议栈处理等。
工业控制
Nios II/SOPC在工业控制领域的应用包括运动控制、过程
控制、机器人控制等。
数字信号处理
Nios II/SOPC在数字信号处理领域的应用包括音频处理、图像处理、雷达信号处理等。
仿真测试
02
03
调试与优化
使用仿真工具对编译后的文件进行仿真测试，验证设计的正确性和可靠性。
在仿真测试过程中，对发现的问题进行调试和优化，提高设计的可靠性和性能。
在系统编程与调试
01
02
03
在系统编程
将编译后的文件下载到 Nios II处理器中，实现系统的实际运行。
在系统调试
在系统运行过程中，使用调试工具进行实时调试，解决可能出现的错误和问题。
Nios II 是一款基于 Altera FPGA 的可定制处理器，具有高速、低功耗、可编程等优点，适用于数字信号处理应用。
数字信号处理算法包括滤波器设计、频谱分析、信号识别等，基于 Nios II 的数字信号处理系统可以实现这些算法的硬件加速。
基于 Nios II 的数字信号处理系统可以应用于音频处理、图像识别、雷达信号处理等领域。
应用领域
广泛应用于数字信号处理、通信、控制、图像处理等领域。
Nios II IDE 集成开发环境
概述
Nios II IDE是Altera公司为Nios II处理器提供的集成开发环境，支ห้องสมุดไป่ตู้C/C和汇编语言开发。

NiosII CPU的结构与编程模型

NiosII CPU的结构与编程模型NiosII CPU属于典型的RISC CPU，其特点是：结构简洁、指令集简练、指令等长、具有大量的通用寄存器。

下图为NiosII的结构框图。

NiosII CPU由若干基本模块和一系列可选模块构成。

基本模块包括：ALU、程序控制器、地址发生器、中断控制器、寄存器组等；可选模块有：Jtag调试器、用户指令逻辑、指令Cache、数据Cache等。

NiosII 共有39个工作寄存器，包括32个通用寄存器，5个控制器存器，1个CPUID寄存器、1个PC指针寄存器，每个寄存器都是32位的寄存器，都可以做32位的操作。

NiosII的32个通用寄存器，除R0外都可做为累加器进行各种算术、逻辑运算。

R0 为0值寄存器，对其进行读操作返回值是0，写操作对其没有影响，这一寄存器在指令集中有特殊的应用。

R24是中断处理程序专用寄存器，它是给中断处理程序专用的,虽然在用户程序中许访问，但不要用来保存数据，因为其中数据有可能被中断处理程序覆盖掉。

同样，R25是调试代理专用寄存器，也不要在用户程序中使用。

R29是PC指针的中断堆栈寄存器，当有中断发生时，这一寄存器用来保留一个返回地址，以便从中断处理程序返回到被中断的程序。

R30是PC指针的断点堆栈寄存器，用于系统调试。

当程序运行过程中遇到断点，这一寄存器中保留一个返回地址，以便从调试代理程序返回。

R31是PC指针的调用堆栈，用于子程序调用。

执行子程序调用指令时，这一寄存器中保留返回地址，以便从子程序返回。

R26、R27、R28在C开发系统中付予了一些特殊的应用，其中R27被作堆栈指针。

NiosII 有5个控制寄存器和一个CPUID寄存器。

Ctl0是程序状态字，目前只有BIT0、BIT1两位是有效的，高30位保留。

BIT0是全局中断控制位，用于中断的全局管理，1为允许，0为禁止。

BIT1是工作模式控制位。

当这一位为1时，系统工作于用户模式，当其为0时，系统工作于管理模式。

NIOSII设计 (DE2实验板)

※※※※※中断※※※※※百度百科上对“中断”的定义：在计算机执行期间，系统内发生任何非寻常的或非预期的急需处理事件，使得CPU暂时中断当前正在执行的程序而转去执行相应的时间处理程序。

待处理完毕后又返回原来被中断处继续执行或调度新的进程执行的过程。

翻译成白话：有客人要来你家做客，你正在洗菜做饭，你怎么知道客人已经到了呢？有两种办法，一是让客人到了之后按门铃，另一种是你不断地去门口瞧瞧人有没来到。

对应到nios系统中，CPU即“你”，硬件外设即“客人”，硬件有数据更新（“客人”到了），第一种方式称为“硬件中断”（按门铃），第二种方式“轮询”（你在厨房和大门口之间疲于奔命）。

只是作一个比喻而已，没人会傻到痴痴地坐门口等人，但是硬件系统不分傻与不傻，“轮询”也是一种可行的方式，效率低一些罢了。

前面说过，硬件外设将中断请求传到CPU，必须走avalon总线，因此avalon总线得分配一个接口信号负责中断请求的传送，这个信号的名字为irq。

Nios II CPU体系架构支持32个外部硬件中断：irq0~irq31，中断号越低，优先级越高。

我们来看看一个硬件外设-- 电平开关，在以前那个工程DE2_SEG7中加入4位pio组件，当电平开关的值发生改变时，发送一个中断信号给CPU，让CPU跳到中断处理函数--将4位电平开关的值输出到数码管显示。

<1> 加入PIO组件，位宽为4，即4个电平开关这是SOPC组件列表，注意划红圈的地方，多了个中断号irq0<3> Generate "Nios2_system"，在Quartus II里分配电平开关引脚SW[0]~SW[3]，编译。

接着打开工程目录下的pio.vhd，可以看到pio控制器确实定义有avalon中断信号irq。

<4> 下面打开Nios II IDE，写软件C语言在哪里？2008-03-13 16:55按照Altera的文档，软硬件之间的过渡部分应该是这个样子：上次没把"C语言标准库"算进去，是想另开一篇文章来说，而且上次写那几行程序确实没用到C标准库里的函数，altera_avalon_seg7_×××是我们自己定义的，不算数。

第4章 Nios II外围设备《SOPC嵌入式系统基础教程》-PPT课件-PPT课件

4.7 JTAG_UART内核
4.8 SPI内核
4.9 DMA内核
4.2 SDRAM控制器内核
SDRAM控制器内核概述
SDRAM 控制器内核提供一个连接片外 SDRAM 芯片的 Avalon接口，并可以同时连接多个SDRAM芯片。
SDRAM控制器内核具有不同数据宽度(8、16、32或64位)、不同内存容量和多片选择等设置。
说明：当指定类型的边沿在输入端口出现时，边沿捕获存放器对应位置1。
Level：输入为高电平且中断使能，那么PIO 内核产生一个IRQ。
Edge：边沿捕获存放器相应位为1且中断使能，那么PIO内核产生一个IRQ。
说明：中断只有高电平中断，如果希望低电平时中断，那么需在该I/O输入引脚前加一个“非〞门。
第4章目录
4.1 并行输入/输出(PIO)内核 4.10 带Avalon接口的互斥内核
4.2 SDRAM控制器内核
4.11 带Avalon接口的邮箱内核
4.3 CFI(通用Flash)控制器内核 4.12 System ID内核
4.4 EPCS控制器内核
4.5 定时器内核
4.6 UART内核
Nios II 系统
PIO 内核
存放器
CPU通过存放器控制I/O端口行为
CPU 内核
PIO 内核
PIO 内核
PIO内核结构框图
Pio[7] Pio[6] Pio[5] Pio[4] Pio[3] Pio[2] Pio[1] Pio[0] Pio[31] Pio[30] Pio[29]
Pio[3] Pio[2] Pio[1] Pio[0]
端口数可设置
最多32个 I/O端口

Nios II嵌入式Web服务器的实现

Nios II嵌入式Web服务器的实现引言嵌入式系统是指被嵌入到各种产品或工程应用中以微处理器或微控制器为核心的软硬件系统。

嵌入式系统与Internet技术相结合，形成的嵌入式Internet技术是近几年随着计算机网络技术的普及而发展起来的一项新兴技术。

工程技术人员、管理人员或调试人员通过Web而不用亲临现场就可以得到远程数据，并对测控仪器进行控制、校准等工作。

这里介绍利用嵌入式软核处理器Nios II及广泛应用的嵌入式操作系统uClinux来实现电网参数的远程测控服务器的功能。

1、功能及体系结构图1 是系统结构，其中嵌入式Web服务器和监控端位于现场，它们之间的连接可以用串行口、并行口、USB等实现。

现场监控端完成对目标地区电网参数(电压、电流、谐波等数据)的检测，并将检测结果实时传送至web界面，使得无论监控人员在哪里，只要连接至Internet网络，便可对目标区域电网参数实时观测。

其实现过程是：三相电压、电流分别通过电压互感器、电流互感器变换后，经电路调理送至AID 转换，每周期采样128点，DSP芯片对采样数据进行FIR数字滤波、FFT运算、计算各参数值、存储、显示等操作。

测量电路与Nios之间的通信通过串口传输，根据事先约定的通信协议(基于Modbus协议)可以方便地把所测数据发送至以Nios II处理器为核心的嵌入式服务器。

通过CGI技术，完成远程监控端的命令传输及将测量数据实时传送至远程监控端。

图1 系统结构图2、硬件结构系统的硬件结构如图2所示。

硬件系统的核心是构建于Ahera Cyclone FPGA中的Nios II嵌入式软核处理器。

Nios II系列嵌入式处理器是一款通用的RISC结构的CPU，它定位于广泛的嵌入式应用。

Nios II 处理器系列包括了三种核心：快速的(Nios II／f)、经济的(Nios II／e)和标准的(Nios II／s)内核，每种都针对不同的性能范围和成本而优化。

SOPC_Nios II体系结构

❖ Nios II把外部硬件的中断事件交由中断控制器管理，内核异常事件交由异常控制器管理。
clock
NiosII处理器核
reset
cpu_resetrequest cpu_resettaken
地址发生器 &
软件调
程序控制器
试接口
JTAG接口
异常控制器
中断源 [0..31]
中断控制器
通用寄存器组 r0..r31
• 0表示处于超级用户态
ct15
(Scuppueidrvisor Mode)。唯一的CPU序第列0号位PIE—外设中断允许位：
• 1表示允许外设中断；
• 0表示禁止外设中断。
寄存器 ct10 ct11 ct12 ct13 ct14 ct15
控制寄存器一览
控制寄存器组
名字
bit位意义： 31…2
1
5.1.1 Nios II处理器结构
clock
NiosII 处理器核
reset
cpu _resetrequest cpu _resettaken
地址发生器 &
软件调
程序控制器
试接口
JTAG 接口
异常控制器
中断源 [0 ..31]
中断控制器
通用寄存器组 r0..r31
控制寄存器组 ctl0..ctl5
0
status
保留
U PIE
estatus
保留
EU EPIE
bstatus
保留
BU BPIE
ienable
中断允许位
estatus、bstatus—都是status寄存器的影子寄存器：
ipending •发生断点或者异中常断时发:生保标存志sta位tus寄存器的值；

nios2架构uclinux(nios2-linux-20080619开发包)的过程

nios2架构uclinux（nios2-linux-20080619开发包）的过程前言:最近在论坛上有一些朋友提出我上传的”nios2架构uclinux （nios2-linux-20080619开发包）的过程”是英文版的不好读.碰巧我最近整理资料就把架构过程重新整理了一篇.便于朋友参考. 对于英语阅读能力比较好的朋友建议参考我整理的英文版.内容比较详细.由于作者水平有限,在整理过程中难免会出现一些错误,望朋友们批评并指正.转贴的朋友请注明出处/chong_lang/ (本博客正在完善中欢迎交流学习)开发环境:在vmware 中安装centos5.2操作系统(在网上下载安装CentOS-52-i386-bin-DVD)本人所使用的开发板为: altera公司的ep2c35f672c6n宿主机windows开发平台为: windows xp sp3在宿主机上安装的linux开发平台为centos5.2 内核为: vmlinuz-2.6.18开发工具为:quartus7.2安装过程Ok! 现在开始niosii架构uclinux过程首先要在centos下挂载window 下的一个共享目录便于centos与宿主机传送文件,不会挂载的朋友google 一下linux 下mount命令的使用在centos操作系统上我的开发目录设在了/home/zhaozhilei[root@localhost ~]# cd /hom e/zhaozhilei安装架构uclinux时所需要的库[root@localhost zhaozhilei]# sudo yum install git-all make gcc ncurses-devel bison byacc flex \gawk gettext ccache zlib-devel gtk2-devel lzo-devel一．下载uclinux开发包[root@localhost zhaozhilei]#wgetftp:///outgoing/nios2-linux-20080619.tar二．解压nios2-linux-20080619.tar[root@localhost zhaozhilei]# tar xf nios2-linux-20080619.tar三．进入nios2-linux目录[root@localhost zhaozhilei]# cd nios2-linuxls # see what's inbinutils gcc3 README uClibc use_http_for_upda techeckout insight toolchain-build uClinux-distelf2flt linux-2.6 u-boot update四．检查文件是否齐全[root@localhost nios2-linux]#./checkout五．下载交差编译工具[root@localhost nios2-linux]# cd ..[root@localhost zhaozhilei]# wgetftp:///outgoing/nios2g...080203.tar.bz2六．解压文件[root@localhost zhaozhilei]#sudo tar jxf nios2gcc-20080203.tar.bz2-C /七．添加PATH路径[root@localhost zhaozhilei]#cd[root@localhost ~]# vim ./bash_profile添加：PATH=$PATH:/opt/nios2/bin (红颜色部分是要添加的部分)八．检查是否加入PATH[root@localhost ~]#echo $PATH结果应为：/usr/local/sbin:/usr/local/bin:/usr/sbin:/usr/bin:/sbin:/bin:/usr/gam es:/opt/nios2/bin十．检查交叉编译环境是否安装成功[root@localhost ~]#nios2-linux-uclibc-gcc –v结果应为：Reading specs from /opt/nios2/lib/gcc/nios2-linux-uclibc/3.4.6/specs Configured with:/root/buildroot/toolchain_build_nios2/gcc-3.4.6/configure--prefix=/opt/nios2 --build=i386-pc-linux-gnu --host=i386-pc-linux-gnu --target=nios2-linux-uclibc --enable-languages=c --enable-shared--disable-__cxa_atexit --enable-target-optspace --with-gnu-ld--disable-nls --enable-threads --disable-multilib--enable-cxx-flags=-staticThread model: posixgcc version 3.4.6十一. 编译内核和应用，进入到uclinux-dist目录[root@localhost ~i]#cd /hom e/zhaozhilei/nios2-linux[root@localhost nios2-linux]#cd uClinux-dist[root@localhost uClinux-dist]#make menuconfig确保选择以下内容Vendor/Product Selection --->--- Select the Vendor you wish to targetVendor (Altera) --->--- Select the Product you wish to targetAltera Products (nios2) --->Kernel/Library/Defaults Selection --->--- Kernel is linux-2.6.xLibc Version (None) --->[*] Default all settings (lose changes)[ ] Customize Kernel Settings[ ] Customize Vendor/User Settings[ ] Update Default Vendor Settings注意：在成功引导uclinux之前不要改变上面任何设置然后 <exit> <exit> <yes>十二 .编译硬件配置选择相应的cpu 和sdrma[root@localhost uClinux-dist]#make vendor_hwselect SYSPTF=/配件配置目录/your_system.ptf选择cpu出现如下图(如果是多cpu的话,根据实际情况选择)选择sdram如下图(在这里我选择的是1即ddr_sdram_0,其它根据实际情况)十三. 编译内核和应用[root@localhost uClinux-dis]# make (需要编译一段时间)十四. 将 zImage文件copy到宿主机上[root@localhost yanfa]# cp ./ images/zImage 你挂载的目录十五. 在宿主机上(windows)打开nios ii eds 7.2 command shell开始－>程序－>altera-> nios ii eds 7.2->nios ii eds 7.2 command shell 十六.下载你的sof文件到目标板十七. 下载zImage 到目标板十八. 打开nios终端.十九. Uclinux正确启动时应出现如下信息Using cable "USB-Blaster [USB 2-1.2]", device 1, instance 0x00 Pausing target processor: OKInitializing CPU cache (if present)OKDownloaded 1272KB in 7.7s (165.1KB/s)Verified OKStarting processor at address 0x00500000# nios2-terminalnios2-terminal: connected to hardware target using JTAG UART on cable nios2-terminal: "USB-Blaster [USB 2-1.2]", device 1, instance 0nios2-terminal: (Use the IDE stop button or Ctrl-C to terminate)Uncompressing Linux... Ok, booting the kernel.Linux version 2.6.26-rc6 (hippo@darkstar) (gcc version 3.4.6) #2 PREEMPT Mon Jun 16 14:30:09 CST 2008uClinux/Nios IIBuilt 1 zonelists in Zone order, mobility grouping off. Total pages: 8128 Kernel command line:PID hash table entries: 128 (order: 7, 512 bytes)Dentry cache hash table entries: 4096 (order: 2, 16384 bytes)Inode-cache hash table entries: 2048 (order: 1, 8192 bytes)Memory available: 30136k/2333k RAM, 0k/0k ROM (1552k kernel code, 781k data)Mount-cache hash table entries: 512net_namespace: 180 bytesNET: Registered protocol family 16NET: Registered protocol family 2IP route cache hash table entries: 1024 (order: 0, 4096 bytes)TCP established hash table entries: 1024 (order: 1, 8192 bytes)TCP bind hash table entries: 1024 (order: 0, 4096 bytes)TCP: Hash tables configured (established 1024 bind 1024)TCP reno registeredNET: Registered protocol family 1io scheduler noop registeredio scheduler deadline registered (default)ttyJ0 at MMIO 0x8009340 (irq = 8) is a Altera JTAG UARTconsole [ttyJ0] enabledttyS0 at MMIO 0x8008e00 (irq = 7) is a Altera UARTdm9000 Ethernet Driver, V1.30TCP cubic registeredNET: Registered protocol family 17RPC: Registered udp transport module.RPC: Registered tcp transport module.Freeing unused kernel memory: 572k freed (0x1b8000 - 0x246000)Shell invoked to run file: /etc/rcCommand: hostname uClinuxCommand: mount -t proc proc /procCommand: mount -t sysfs sysfs /sysCommand: mount -t usbfs none /proc/bus/usbmount: mounting none on /proc/bus/usb failed: No such file or directory Command: mkdir /var/tmpCommand: mkdir /var/logCommand: mkdir /var/runCommand: mkdir /var/lockCommand: mkdir /var/emptyCommand: ifconfig lo 127.0.0.1Command: route add -net 127.0.0.0 netmask 255.0.0.0 loCommand: cat /etc/motdWelcome to____ _ _/ __| ||_|_ _| | | | _ ____ _ _ _ _| | | | | | || | _ \| | | |\ \/ /| |_| | |__| || | | | | |_| |/| ___\____|_||_|_| |_|\____|\_/\_/| ||_|呵呵, 恭喜你成功运行了uclinux操作系统现在你可以根据自己的喜好从新配置内核啦!!如下操作:从新回到虚拟机下的uclinux-dist目录下[root@localhost uclinux-dist]#make menuconfigKernel/Library/Defaults Selection --->(linux-2.6.x) Kernel Version(None) Libc Version[ ] Default all settings (lose changes)[*] Customize Kernel Settings[*] Customize Vendor/User Settings[ ] Update Default Vendor SettingsThen <exit> <exit> <yes> .以下可以根据自己的喜好配置内核这里不再叙述小提示:在配置内核的过程中如果有朋友在编译内核加入iptables 时若出现如下错误：include/linux/netfilter_ipv4/ip_tables.h:18:28: linux/compiler.h: No such file or directorymake[3]: *** [iptables.o] 错误1make[3]: Leaving directory `/usr/local/yanfa/nios2-linux/uClinux-dist/user/iptables'make[2]: *** [iptables] 错误2make[2]: Leaving directory `/usr/local/yanfa/nios2-linux/uClinux-dist/user'make[1]: *** [all] 错误2make[1]: Leaving directory `/usr/local/yanfa/nios2-linux/uClinux-dist/user'make: *** [subdirs] 错误1解决方法：把/usr/home/zhaozhilei/nios2-linux/uClinux-dist/user/iptables/include/linux/netfilter_ipv4 中的ip_tables.h中的#include <linux/compiler.h> 注解掉可解决编译uclinux_dist内核时出现的加载iptables 的错误。

基于NIOS II内核的嵌入式SOPC开发板的实现

基于NIOS II内核的嵌入式SOPC开发板的实现随着大规模集成电路技术的进步和制造工艺水平的提高，嵌入式系统的开发变得日益复杂。

传统的嵌入式系统设计方法已经不能适应当前嵌入式系统设计的需要。

单个芯片容量的增大、功能的增加、体积的减小使得设计变得更加便利，同时也为嵌入式系统设计开发开辟了新的天地即片上系统(System on Chip，SoC)技术。

1 嵌入式系统的开发过程根据IEEE的定义，嵌入式系统是控制、监视或者辅助设备、机器和车间运行的装置。

因此，嵌入式系统是软件和硬件的综合体，以应用为中心，以计算机技术为基础，软硬件资源可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。

一般而言嵌入式系统的开发主要包括4个部分：处理器、存储器、输入/输出(I/O)和软件，如图1所示。

2 Nios II内核嵌入式开发板的实现嵌入式系统的核心部件是各种类型的嵌入式处理器。

因此，我们着眼于嵌入式处理器的SoC开发。

本节将对基于Nios II内核的嵌入式SOPC开发板设计进行详细的介绍。

2.1 Nios II 内核的设计Nios II系列嵌入式处理器是一款采用流水线技术、单指令流的RISC CPU，广泛应用于嵌入式系统。

Nios II包括3种内核，即快速的F(最高性能的优化)内核、经济的E(最小逻辑占用的优化)内核以及标准的S(平衡于性能和尺寸)内核，每种内核根据不同的性能而优化。

考虑到性能和成本，通常采用Nios II标准内核设计。

Nios II嵌入式CPU支持32位指令集，32位数据线宽度，32个通用寄存器，32个外部中断源，2 GB寻址空间，包含高达256个用户自定义的CPU定制指令。

其可选的片上JTAG 调试模块是基于别界测试的调试逻辑，支持硬件断点、数据触发和片外片内的调试跟踪。

Nios II标准内核设计框图如图2所示。

Nios CPU的所有数据、程序都是通过Avalon总线传输的，系统的FPGA片外PIO(外围IO)包括一个串行口、显示、键盘、存储器，片内PIO采用FIFO实现。

SF-NIOS2 FPGA开发板介绍

SF‐NIOS2 FPGA开发板介绍一、概述特权同学与EDN合作的BJ‐EPM CPLD学习板以及SF‐EP1C FPGA开发板的助学活动得到广大网友的支持和厚爱，并且相应的视频教程的录制也已经接近了尾声。

在2010年开春之际，特权同学也推出了第三套学习板，该学习板的FPGA是Cyclone II家族的EP2C8Q208器件，有足够大逻辑资源支持片上系统的学习。

该学习板兼顾逻辑设计的学习（8个例程9个工程），也涉及片上系统软硬件的学习（5个例程10个工程）。

面对市场上动辄数千的NIOS2学习板和开发板，也许我们都有些不舍得，但是特权同学推出的这一款NIOS2入门级学习板绝对物有所值，单板280的价格（空PCB加资料光盘40元）也是很厚道的，并且对逻辑设计部分的文档进行了标准化，力求手把手带领大家轻松入门。

二、板载芯片和插座简介SF‐EP2C开发板在尽量达到入门学习的基础上，PCB上预留了一些如CAN接口芯片、SD 卡座、FLASH等外设封装，但是出于成本等各方面考虑，这些芯片在标准板上不焊接，预留给需要的网友自己需要时焊接。

（以下板载芯片和外设无特别说明，都是标准板子上必须焊接和配备的）● FPAG使用Cyclone II的EP2C8Q208C8N（也可焊接EP2C5Q208）；● 配置芯片使用EPCS4SI8；● 4位数码管LG3641AH；● 64Mbit三星SDR SDRAM，型号K4S641632UC‐70；● 预留intel的128Mbit FLASH封装，型号JS28F128（不焊接）；● 预留SPI模式的SD卡座（不焊接）；● 8bit数模转换芯片DAC5571；● 8bit模数转换芯片TLC549CD；● RS232标准串口接口芯片MAX3232CSE；● 蜂鸣器；● 预留数字温度传感器DS18B20接口（不焊接）；● 两片电平转换芯片SN74LVC4245，用于控制LCD；● 1602液晶接口；● 预留CAN接口芯片SN65HVD230（不焊接）；● 25MHz晶振（并且预留一个未焊接的晶振接口）；● 两路PLL输入电源滤波电路（参考官方规范）；● 8路指示灯；● 8位共16个矩阵按键接口；● JTAG下载插座；● 部分接口用两个20X2的2.54mm间距插座引出。

基于NIOSII的开发设计流程

8.3 基于NIOS II的开发设计流程NIOS II使用NIOS II IDE集成开发环境来完成整个软件工程的编辑、编译、调试和下载。

在采用NIOS处理器设计嵌入式系统时，通常会按照以下步骤。

（1）分析系统需求说明，包括功能需求和性能约束等。

（2）根据分析结果，选择片外外设或片内IP（知识产权核）。

除此以外，还要对选择的IP和外设进行初步性能评估，以保证能够满足系统需求。

（3）设定IP和系统参数。

（4）确定系统互联逻辑，分配FPGA的引脚等。

（5）结合NIOS提供的软件开发包进行软件开发。

8.3.1 硬件开发流程首先来看一下NIOS的硬件系统组成。

1．NIOS硬件组成如图8.2所示为典型NIOS II系统的硬件组成。

图8.2 NIOS II系统的硬件组成如图8.3所示为典型NIOS CPU的系统框图。

图8.3 NIOS CPU 系统框图我们可以将图8.3的系统结构划分如下。

NIOS (system _mod ule)(user logic area)⎧⎪⎧⎨⎨⎪⎩⎩片外逻辑采用的系统系统模块片内逻辑用户逻辑区域其中，片内逻辑是指实现在FPGA 内部的电路设计，系统模块指的是由SOPC Builder 自动生成的设计。

SOPC Builder 会根据用户选择的IP 生成相应的HDL 描述文件（系统模块文件），这些文件与用户逻辑区域内的设计描述文件一起由Quartus 软件综合，然后下载到FPGA 内，这样就构成了系统的硬件基础。

系统模块包含至少一个A valon 主外设和整个A valon 总线模块。

系统模块通常还包含一些A valon 从外设，例如UART 、PIO 和定时器等。

SOPC Builder 可以帮助设计者从IP 库寻找合适的IP 并很快地集成一个系统，它采用图形用户界面（GUI ）显示和组织IP 模块，能够自动生成IP 模块互连逻辑以及生成用于综合和模拟的文件，使得设计者可以轻松完成系统设计。