EDA入门。
EDA入门
专业的EDA软件公司独立于半导体器件厂商，推出的EDA 工具有较好的标准化和兼容性， 也比较注意追求技术 上的先进性，一般将这类工具称为第三方工具； 而半 导体器件厂商开发的EDA工具则能够作出针对自己器件 特点的优化设计。
部分EDA软件简介 表 部分 软件简介
部分EDA软件简介 表 部分 软件简介
1．EPROM EPROM的存储内容不仅可以根据需要来编制， 而且当需要更新存储内容时还可以将原存储内容 抹去，再写入新的内容。 EPROM的基本结构是一个浮栅管，浮栅管相当 于一个电子开关，当浮栅中注入电子时，浮栅管 导通；当浮栅中没有电子注入时，浮栅管截止。
浮栅管相当于一个电子开关，当浮栅中注入 电子时，浮栅管导通；当浮栅中没有电子注 入时，浮栅管截止。
ISP示意图
(a) 将ASIC焊接到PCB
(b) 在系统编程
(c) 需要修改器件功能可现 场载新编程数据
操作(包括贴, 涂, 浇, 洒, 撒, 镀, 敷 等)
可编程专用集成电路ASIC(CPLD/FPGA)： 可编程专用集成电路ASIC(CPLD/FPGA)： ASIC(CPLD/FPGA)
可编程ASIC： Application Specific Integrated Circuits 译为“专用集成电路” CPLD(Complex Programmable Logic Device)： 复杂可编程逻辑器件 FPGA(Field Programmable Gate Array)： 现场可编程门阵列
VHDL语言：
VHDL：Very High Speed Integrated Circuits Hardware Description Language 超高速集成电路硬件描述语言 美国国防部于20世纪80年代后期出于军事工业的需要开 发的。1984年VHDL被IEEE确定为标准化的硬件描述语言。 1994年IEEE对VHDL进行了修订，增加了部分新的VHDL命 令与属性，增强了系统的描述能力，并公布了新版本的 VHDL，即IEEE标准版本1046-1994版本。VHDL已经成为 系统描述的国际公认标准，得到众多EDA公司的支持， 越来越多的硬件设计者使用VHDL描述系统的行为。各种 硬件描述语言中，VHDL的抽象描述能力最强
EDA技术重要基础知识点
EDA技术重要基础知识点1. EDA技术概述- EDA(Exploratory Data Analysis)技术是指通过可视化和统计方法来理解和分析数据的过程。
它通常是数据科学和数据分析中的第一步，用于发现数据的模式、异常和趋势。
2. 数据收集与清洗- 在进行EDA之前，正确而全面地收集数据是十分重要的。
这包括确定需要收集的数据类型、数据源以及收集方式等。
同时，数据清洗是为了过滤掉噪声数据、处理缺失值等，以确保数据的准确性和完整性。
3. 描述性统计分析- 描述性统计分析是EDA过程中常用的方法之一。
它通过计算数据的中心位置、离散程度和分布等统计量，来描述数据的基本特征。
常见的描述性统计分析方法包括平均数、中位数、标准差和频率分布等。
4. 数据可视化- 数据可视化是以图形化的方式展示数据的过程，它能够更直观地呈现数据的分布和趋势。
常用的数据可视化方法包括直方图、散点图、折线图和箱线图等。
5. 缺失值处理- 在数据分析中，经常会遇到一些数据缺失的情况。
处理缺失值是EDA 中必不可少的一部分。
常见的方法包括删除缺失值、用均值或中位数填充缺失值、使用插值等。
6. 异常值检测- 异常值是指与大部分样本不符的数值，它们可能是由于记录错误、测量误差或稀有事件等原因引起。
在EDA中，需要通过异常值检测来排除异常值的影响。
常用的方法包括箱线图、Z分数和3σ原则等。
7. 相关性分析- 相关性分析用于衡量两个或多个变量之间的关系强度。
在EDA过程中，通过计算变量之间的相关系数，可以了解变量之间的相关性程度。
常用的相关性分析方法包括Pearson相关系数、Spearman相关系数和点二列相关等。
8. 探索性数据分析报告- 在完成EDA后，通常会生成一份探索性数据分析报告。
这份报告将展示你对数据的理解和分析结果，包括数据的描述统计、可视化图表和相关性分析等。
它可以为进一步的数据分析和建模提供基础。
以上是EDA技术中的重要基础知识点。
EDA初级教程
如果Sheet Options窗口单击Organization选项，打开的Organization对
话框如下图所示。
在此对话框里可以设置电路原理
图的文件信息，为设计的电路建立
“档案”。
Organization选项卡的设置包括：
Organization： 用 来 设 定 公 司 或 单
位的名称。
Address：用来设定公司或单位的
回收站（Recycle Bin）相当于Windows 中的回收站，所有在设计 数据库中删除的文件，均保存在回收站中，可以找回由于误造作而 删除的文件。
设计管理器（Documents）相当于Windows中的我的文档。使用 设计管理器，可以进行对设计文件的管理编辑、设置设计组的访问 权限和监视对设计文件的访问。
区颜色，缺省为淡黄色。
7.设置图纸环境
图纸栅格（Grids） 如上页图所示，图纸栅格（Grids）设定栏包括两个选项：锁定栅 格（Snap）的设定和可视栅格（Visible）的设定。 （1）锁定栅格（Snap） Snap设定主要决定光标位移的步长，即光标在移动过程中，以锁 定栅格的设定为基本单位做跳移。例如设定“Snap=10”时，十字光 标在移动时，均以10个长度单位为基础。此设置的目的是使用户在 画图过程中更加方便的对准目标和引脚。 （2）可视栅格（Visible） 可视栅格的设定只决定图纸上实际显示的栅格的距离，不影响光 标的移动和位置。例如当设定“Visible=10”，图纸上实际显示的每 个栅格的边长为10个长度单位。 锁定栅格和可视栅格的设定是相互独立的，两者不互相影响。
地址。
Sheet：用来设定原理图编号。其
中包括本张原理图的编号（No.）和
本设计文档中电路图的数量（Total）
EDA技术的基础知识
EDA技术在进入21世纪以后，得到了更大的发展， 开始步入一个新的时期，主要表现在： 电子技术各个领域全方位进入EDA领域；电子技 术领域各学科的界限更加模糊、更加相互包容和 渗透； IP（Intellectual Property，知识产权）核在电子 行业的产业领域、技术领域和设计应用领域得到 广泛应用； 在仿真和设计两方面支持标准硬件描述语言的 EDA工具不断推出；系统级、行为验证级硬件描 述语言的出现，使得复杂电子系统的设计和验证 趋于简单； 嵌入式微处理器软核的出现，更大规模的FPGA /CPLD器件不断推出，使得单片电子系统 （System on a Chip，SoC）进入大规模应用阶段。
元器件参数选择对话框 Sheet Properties对话框
5. 基本操作
（1）元器件的选取和放置 执行菜单命令Place|Component…，或单击元器件 图标工具栏中元器件图标按钮，弹出Select a Component【元器件选择】对话框。 （2）元器件的移动、复制 （3）连线 （4）添加连接结点 （5）旋转或翻转元器件 （6）替换已放置的元器件 （7）修改元器件属性参数 （8）修改连线轨迹
EDA技术的发展 EDA技术的发展历程同大规模集成电路设 计、计算机技术、可编程逻辑器件、电子 设计技术及工艺的发展是同步的。就过去 近几十年电子技术的发展历程，EDA技术 的发展大致分为3个阶段。
20世纪70年代到80年代初为CAD阶段。在 这一时期，集成电路制作已广泛采用MOC 工艺，可编程逻辑技术和可编程逻辑器件 已经问世，计算机作为一种运算工具已在 科研领域应用，CAD的概念初步形成。利 用CAD软件，设计人员开始利用计算机代 替手工劳动，进行逻辑仿真、集成电路版 图编辑、印制电路板布局布线等方面的工 作，提高了电子系统设计的效率和可靠性。 但由于计算机的运行速度、存储容量、图 形处理能力等方面的限制，CAD没有形成 系统，仅是一些孤立的软件程序。
eda技术实用教程
eda技术实用教程Part 1 EDA技术实用教程数据预处理一直是数据科学家中重要的任务之一。
因此，掌握数据预处理技能是必要的，而EDA(探索性数据分析)要比其他技术更为必要。
在这篇文章中，我们将介绍EDA的概念以及如何运用它来处理数据集。
我们还将介绍一些流行的EDA工具，以及如何在Python中使用这些工具。
探索性数据分析EDA是指探索性数据分析，是指分析数据以了解其特性的过程。
它有助于数据科学家洞察数据的基本特征，并为进一步的预测或分类建模做好准备。
EDA可以发现数据集中的异常值、缺失值或异常分布。
EDA工具大部分是可视化工具，能够帮助数据科学家更好地理解数据集。
EDA的主要目标如下：1.理解数据集的基本特征2.识别异常值和缺失值3.确定不同特征之间的关系4.绘制可视化图表，揭示数据分布模式EDA的实践在本节中，我们将介绍如何使用Python实施EDA技术。
安装Python和Jupyter Notebook首先，您应该安装Python和Jupyter Notebook。
这些是数据科学家日常工作所需的。
安装pandas和matplotlib在开始EDA之前，您需要确保安装了pandas和matplotlib这两个库。
它们是Python中的重要数据科学库，可以帮助您方便地读取和可视化数据。
pip install pandaspip install matplotlib读取数据集下面是一个读取数据集的例子。
import pandas as pddata=pd.read_csv("data.csv")数据集可视化在这里，我们将介绍如何使用Python中的matplotlib 库来可视化数据集。
散点图散点图是一个可视化数据关系的好方法。
在Python中，可以使用以下代码为两个变量(x和y)绘制散点图。
import matplotlib.pyplot as pltx=data['x']y=data['y']plt.scatter(x,y)plt.show()我们可以看到，在数据集中，x和y有一个很强的正相关关系。
EDA技术基础教程
帮助
编辑
放置
传输
选项
图2.2.2 multisim2001的9个主菜单
2.2.3 multisim工具栏
新建
复制
存盘
打印
放大
仪表
HDL
元件
分析 传输
打开 粘贴
剪切Biblioteka 帮助缩小元器件 后处理 编辑
仿真器 报告
2.2.4 multisim的元器件库
晶体管库
混合集成电 控制器件
路库
库
基本器件库
TTL器件库
后仿真,电路性能的仿真，主要是检验 PCB板在实际工作环境中的可行性，尽早 的发现缺陷和问题并进行修改。
2 系统级设计
系统级设计是一种概念驱动式设计。 设计人员无须通过原理图描述电路，而 是针对设计目标进行功能描述。
由于摆脱了电路细节的束缚，设计人 员可以集中精力于概念的构思和方案设 计上面。再以描述语言把概念构思输入 计算机，EDA系统就能以规则驱动的方 式自动完成设计。
混合元器件库
混合集成电路库中存放着 6 个元件箱，其中尽管 ADC_DAC 元件箱没有绿色衬底，但仍属于虚拟元件。
元器件清单，以及存储测 试仪器的工作状态、显 示波形和具体数据等。
Multisim 2001有丰富的Help功能，其Help系 统不仅包括软件本身的操作指南，更重要的是包 含有元器件的功能解说，Help中这种元器件功能 解说有利于使用EWB进行CAI教学。另外，EWB 还提供了与国内外流行的印刷电路板设计自动化
EDA工具软件的使用
技
硬件描述语言HDL，如VHDL
术
ASIC和SoC设计
1.1.2 EDA技术的发展
1、70年代：计算机辅助设计CAD 计算机辅助计算 2、80年代：计算机辅助工程CAE 计算机绘图，如PROTEL 3、90年代以后：EDA EDA技术：是依赖功能强大的计算机，在EDA工具软件平台上，
EDA技术实用教程
EDA技术实用教程EDA是电子设计自动化（Electronic Design Automation）的缩写，指的是利用计算机技术和工具自动辅助设计和验证电子系统的过程。
EDA 技术的应用广泛，包括芯片设计、电路设计、电子系统设计等。
本文将介绍EDA技术的基本概念和常用工具，以及它们在电子系统设计中的应用。
1.EDA技术概述EDA技术是利用计算机技术和工具实现电子系统设计自动化的一系列技术方法。
它能够大大提高设计效率和设计质量，缩短设计周期，降低成本。
EDA技术包括模拟电路设计、数字电路设计、封装设计、布线设计等多个方面。
2.EDA常用工具常用的EDA工具包括电路仿真工具、逻辑综合工具、版图设计工具、时序分析工具、布局布线工具等。
这些工具在EDA技术中发挥着重要的作用，帮助设计人员完成不同层次的设计任务。
3.电路仿真工具电路仿真是EDA技术中最基础也是最重要的环节之一、它通过建立模型，对电路进行数学分析和计算，模拟电路的工作状态和性能。
常用的电路仿真工具有SPICE、SPECTRE等。
电路仿真工具能够帮助设计人员在设计之前评估电路的性能，并发现潜在的问题，优化设计。
4.逻辑综合工具5.版图设计工具版图设计是将逻辑电路网表进行物理布局和布线的过程。
版图设计工具可以根据约束条件自动进行版图布局和布线，生成满足电路性能和约束条件的版图。
常用的版图设计工具有ICC、Innovus等。
6.时序分析工具7.布局布线工具布局布线是指将版图中的电路元件进行布置和互连的过程。
布局布线工具可以根据电路性能和约束条件进行自动布局和布线，生成满足性能和约束的物理布局和互连。
常用的布局布线工具有Olympus、Innovus等。
8.EDA技术在电子系统设计中的应用EDA技术在电子系统设计中有着广泛的应用。
它可以帮助设计人员设计和验证复杂的电路和系统，提高设计效率和设计质量。
在芯片设计中，EDA技术可以辅助完成电路设计、逻辑综合、版图设计、布局布线等任务。
EDA设计基础知识
EDA设计的基本流程：1.原理图（SCH）的设计原理图：表达电路设计方案2.网络报表（NET）的生成设计网络报表：原理图与印制板直接的纽带3.印制板（PCB）的设计 PCB工厂加工制作的基础印制电路板总体设计流程:[*项：高速板必须的步骤低速板（最高信号频率不大于50MHz）不需要] 1.原理图的设计*2.原理图的仿真3.网络报表生成4.印制板的设计*5.信号完整性分析6.文件存储及打印原理图的一般设计流程：1.启动原理图编辑器2.设置原理图图纸3.设置工作环境4.装载元件库5.放置元件并布局6.原理图布线7.原理图的电气设计8.网络报表及其他报表的生成9.文件存储及打印PCB设计的一般流程：1.启动印制板编辑器2.设置工作环境3.添加网络报表4.设置PCB设计规则5.放置元件并布局6.印制电路板布线7.设计规则检查8.各种报表的生成9.文件存储及打印PCB线宽与电流关系印制板的基本设计准则1.抗干扰设计原则2.热设计原则（-40℃~85℃）3.抗震设计原则4.可测试型设计原则：测试点抗干扰设计原则：1.电源线的设计（1）选择合适的电源：功率的要求、电位的要求、频率的要求、干净度的要求（纹波）（2）尽量加宽电源线（3）保证电源线、地线走向和与数据传输防线一致（4）使用抗干扰元器件（磁珠、电源滤波器、屏蔽罩等）（5）电源入口添加去耦电容（10-100uF）或上拉电阻2.地线的设计（1）模拟地和数字地分开（2）尽量采用单点接地(低频电路应采用部分串联再并联进行单点接地，高频电路应采用多点接地)（3）尽量加宽地线（地线的电流应为三倍的印制板允许电流，在2-3mm以上，即大面积铺铜）（4）将敏感电路连接到稳定的接地参考源（5）对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开（尽量使干扰电流不通过公共的接地回路）（6）尽量减少接地环路的面积（用来降低电路的感应噪声）3.元器件的配置（1）不要有过长的平行信号（相邻板之间、同一板相邻层面之间、同一层面相邻布线之间）（2）保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度、引脚和连接（4）对PCB板进行分区布局（使噪声元器件与非噪声元器件有一定距离）（5）考虑PCB板在机箱中位置和方向（保证发热量大的元器件处于上方）（6）缩短高频元器件之间的引线（同时减少分布参数和电磁干扰）4.去耦电容的配置（作用：作为集成电路的蓄能电容；旁路掉器件的高频噪声）（1）每10个集成电路要加一片充放电电容（10uF）（2）引线式电容用于低频，贴片式电容用于高频（3）每个集成芯片要布置一个0.01uF或0.1uF的陶瓷电容[如果印制板的空间不够，可以在每4至8个芯片布置一个1至10uF的钽电容]（4）对抗噪声能力弱、关断时电源变化大的器件【如RAM、ROM存储器件在其电源线或地线之间】要加高频去耦电容（5）电容之间不要共用过孔（可以考虑打多个过孔接电源和地电容的过孔尽量接近焊盘）（6）去耦电容引线不能太长（尤其是高频旁路电容不能带引线引线过长去耦的作用就不大了）5.降低噪声和电磁干扰的原则（1）尽量采用45°折线而不是90°折线（可减少高频信号对外的发射和耦合）（2）用串联电阻的方法来降低电路信号边沿的跳变速率（同时吸收接收端的反射）（3）石英晶振的外壳要接地（石英晶振的下面和对噪声敏感的器件下面不要走线）（4）闲置不用的门电路输出端不要悬空（闲置不用的运放正输入端接地，负输入端接输出端）（5）时钟线垂直于I/O线时干扰小（时钟元件的引脚尽量远离印制板的I/O电缆）（6）尽量让时钟线周围的电动势趋于零（用地线将时钟区圈起来，时钟线应尽量的短，时钟信号是板子上频率最高的信号）（7）I/O驱动电路尽量靠近PCB的边缘（同时总线、时钟、偏选信号要尽量远离I/O线和接插件）（8）任何信号不要形成回路（如果出现环路，应尽量减少出现环路的面积）（9）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略（10）通常功率线、交流线尽量布置在和信号线不同的板子上（如果布置在一个板上，功率线、交流线应该与信号线分开走线，避免噪声。
第1章绪论eda
1.4 EDA软件系统的构成
EDA软件系统应当包含以下子模块：
设计输入子模块、设计数据库子模块、 分析验证子模块、综合仿真子模块、布局 布线子模块等。
1.5 EDA工具的发展趋势
1. 设计输入工具的发展趋势
1)早期EDA工具设计输入普遍采用原理图输入 方式，以文字和图形作为设计载体和文件， 将设计信息加载到EDA工具，完成设计分析 工作。
3. 20世纪90年代电子系统设计自动化EDA阶段
由用户自己设计芯片，让他们把想设计 的电路直接设计在自己的专用芯片上。设计 师可以在较短的时间内使用EDA工具，利用微 电子厂家提供的设计库来完成数万门
从教学和实用的角度看，应掌握以下内容： 1、大规模可编程逻辑器件； 2、硬件描述语言； 3、软件开发工具； 4、实验开发系统。
－－能方便地发现设计错误
电路修改很麻烦 －－提供方便的修改手段
5）PLD器件的出现改变了这一切
八、PLD出现的背景
1）电路集成度不断提高
SSIMSILSIVLSI
2）计算机技术的发展使EDA技术得到广泛应用 3）设计方法的发展
自下而上自上而下
4）用户需要设计自己需要的专用电路
专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投入大， 风险大
C、ASM… 程序
软件程序编译器 COMPILER
（（aA） 软件语言设计目标流程
CPU指令/数据代码： 010010 100010 1100
VHDL/VERILOG 程序
硬件描述语言综合器 SCYONMTPHEISLIEZRER
（（bB）硬件语言设计目标流程
DQ
JQ K
第2讲 EDA技术基础
第2讲 EDA技术基础
2．系统的可观测性 在系统设计中，应该同时考虑功能检查和性能的测
试，即系统观测性的问题。一些有经验的设计者会自
觉地在设计系统的同时设计观测电路，即观测器，指 示系统内部的工作状态。
建立观测器，应遵循以下原则：具有系统的关键点
信号，如时钟、同步信号和状态等信号；具有代表性 的节点和线路上的信号；具备简单的“系统工作是否 正常”的判断能力。
第2讲 EDA技术基础
5．系统设计的艺术
一个系统的设计，通常需要经过反复的修改、优化才 能达到设计的要求。一个好的设计，应该满足“和谐” 的基本特征，对数字系统可以根据以下几点做出判断： 设计是否总体上流畅，无拖泥带水的感觉；资源分配、 I/O分配是否合理，设计上和性能上是否有瓶颈，系统结 构是否协调；是否具有良好的可观测性；是否易于修改 和移植；器件的特点是否能得到充分的发挥。
第2讲 EDA技术基础
6．系统的物理实现 物理实现是指用实际的器件实现数字系统的设计，
用仪表测量设计的电路是否符合设计要求。现在的数
字系统往往采用大规模和超大规模集成电路，由于器 件集成度高、导线密集，故一般在电路设计完成后即
设计印刷电路板，在印刷电路板上组装电路进行测试。
需要注意的是，印刷电路板本身的物理特性也会影响 电路的逻辑关系。
通信接口
单片机仿真器 EDA实验开发系统(含单片机接口)
联接示意图
第2讲 EDA技术基础
2.4 EDA工程设计流程
假设我们需要建造一栋楼房，第一，我们需要进 行“建筑设计”——用各种设计图纸把我们的建筑设 想表示出来；第二，我们要进行“建筑预算”——根 据投资规模、拟建楼房的结构及有关建房的经验数据 等计算需要多少基本的建筑材料(如砖、水泥、预制块、 门、窗户等)；
EDA学习大全PPT课件
图2-12 原理图管理浏览窗口
36
图2-13 添加/删除元件库对话框
37
2.3 放 置 元 件
1 利用浏览器放置元件
▪ 在如图2-12所示中的【Browse】选项的下拉式选 框中，选中【Libraries】项。
▪ 然后单击列表框中的滚动条，找出元件所在的元 件库文件名，单击鼠标左键选中所需的元件库； 再在该文件库中选中所需的元件。
3
2．印制电路板设计系统
▪ 印制电路板设计系统是一个功能强大的印制电 路板设计编辑器，具有非常专业的交互式布线 及元件布局的特点，用于印制电路板（PCB） 的设计并最终产生PCB文件，直接关系到印制 电路板的生产。
▪ Protel 99 SE的印制电路板设计系统可以进行 多达32层信号层、16层内部电源/接地层的布 线设计，交互式的元件布置工具极大地减少了 印制板设计的时间。
▪ 注意文件名后缀为.sch
24
图2-7 新建原理图文件
25
4 设计管理器
▪ 启动protel99se后设计管理器处于打开状态，以 树状结构显示出设计数据库中的文件、组织形式 和库中各文件间的逻辑关系。
▪ 双击文件夹可展开一个树，并可通过单击小加号 展开分支，单击小减号折叠分支，如图2-8所示。
31
图2-10 文档属性对话框
32
Sheet option标签有以下内容：
▪ 图纸走向（orientation）：landscape为水平走向，portrait为垂直走向。 ▪ 图纸颜色：border color为图纸边框颜色，sheet color为图纸颜色。 ▪ 图纸尺寸：standard style为国际认可的标准图纸，有18种可供选择。
▪ 设计管理器主要用于管理各种文档，包括创建、 打开、关闭和删除设计数据库文件，删除访问成 员和修改密码与权限等操作。
EDA技术的基础知识
EDA技术的基础知识目录一、EDA技术概述 (2)1. EDA技术定义与发展历程 (3)2. EDA技术应用领域及重要性 (4)二、EDA工具软件介绍 (5)1. EDA软件分类与特点 (6)2. 常用EDA软件工具及其功能介绍 (8)三、数字电路设计基础 (9)1. 数字电路概述及特点 (11)2. 数字电路基本原理与器件类型 (12)3. 数字逻辑代数及逻辑设计基础 (14)四、模拟电路设计基础 (15)1. 模拟电路概述及特点 (17)2. 模拟电路基本原理与器件参数分析 (18)3. 模拟电路设计与仿真分析 (19)五、EDA设计流程与实现方法 (20)1. 设计需求分析 (22)2. 设计原理框图与功能验证 (23)3. 逻辑设计与仿真验证 (24)4. 物理设计与布局布线优化 (26)5. 测试验证与可靠性分析 (27)六、EDA技术中的关键概念与技术点解析 (28)1. 原理图输入与混合信号仿真技术解析 (29)2. 布局布线优化算法与技巧探讨 (30)3. 自动化测试生成与验证技术介绍 (32)4. EDA设计中的知识产权保护问题探讨等）进一步深入介绍不同章节内容34七、设计流程详细解析 (36)一、EDA技术概述EDA技术，即电子设计自动化（Electronic Design Automation），是电子工程领域的一门重要技术。
它利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计等一系列流程。
EDA技术能够大大提高电子设计的效率和可靠性，降低设计成本，缩短产品上市时间。
随着半导体技术的飞速发展，集成电路（IC）的设计越来越复杂，传统的硬件描述语言（如Verilog HDL和VHDL）已经无法满足设计需求。
EDA技术应运而生，成为电子设计领域的重要工具。
EDA技术涵盖了数字电路设计和模拟电路设计两个方面。
数字电路设计主要关注逻辑电路的设计和实现，包括组合逻辑电路、时序逻辑电路等。
EDA的入门资料文档课件
积项分配。 • 作为触发器功能，每个宏单元寄存器可以单独编程为具有可编程时
钟控制的D、T、JK或SR触发器工作方式。每个宏单元寄存器也可 以被旁路掉，以实现组合逻辑工作方式。在设计输入时，设计者指 明所需的触发器类型，然后由Quartus Ⅱ和MAX+PLUSⅡ为每一个 触发器功能选择最有效的寄存器工作方式，以使设计资源最少。 • 每一个可编程寄存器的时钟可配置成三种不同方式。 • ① 全局时钟：这种方式能实现从时钟到输出最快的性能。 • ② 带有高电平有效的时钟使能的全局时钟：这种方式为每个寄存 器提供使能信号，仍能达到全局时钟的快速时钟到输出的性能。 • ③ 乘积项时钟：在这种方式下，寄存器由来自隐埋的宏单元或I/O 引脚的信号进行时钟控制。
6016、 6010A 、 6016A 、 6024A 、 8282A 、 8282AV 、
8452A、 8636A 、 8820A、 81188A 、 81500A
速度等级
EPC： 1064、 1064V、 1213、 1441、 1、 2、 4、 8、 16
EPM ： 7032、 7064、 7096、 7032S、 7064S、 7128S、 7160S、
CMOS EEPROM技术制造的。MAX 7000器件提供多达5000个可 用门和在系统可编程（ISP）功能，其引脚到引脚延时快达5ns， 计数器频率高达175.4MHz。各种速度等级的MAX 7000S、MAX 7000A/AE/B和MAX 7000E器件都遵从PCI总线标准。 • MAX 7000器件具有附加全局时钟，输出使能控制，连线资源和 快速输入寄存器及可编程的输出电压摆率控制等增强特性。MAX 7000S器件除了具备MAX 7000E的增强特性之外，还具有JTAG BST边界扫描测试，ISP在系统可编程和漏极开路输出控制等特性。
eda教程专业知识讲座
6.0μs
8.0μs
10.0μs
图5-49 两位十进制计数器工作波形
K 康芯科技 X
2. 频率计主构造电路设计
图5-50 两位十进制频率计顶层设计原理图文件
K 康芯科技 X
5.4 原理图输入设计措施
5.4.2 应用宏模块旳原理图设计 2. 频率计主构造电路设计
图5-51 两位十进制频率计测频仿真波形
2. 输入设计项目和存盘
图5-42 元件输入对话框
K 康芯科技 X
5.4 原理图输入设计措施
3. 将设计项目设置成可调用旳元件
图5-43 将所需元件全部调入原理图编辑窗并连接好
K 康芯科技 X
5.4 原理图输入设计措施
4. 设计全加器顶层文件
图5-44 连接好旳全加器原理图f_adder.bdf
K 康芯科技 X
5.4 原理图输入设计措施
5.4.2 应用宏模块旳原理图设计 4. 顶层电路设计
图5-55 频率计工作时序波形
K 康芯科技 X
习题
5-1. 归纳利用QuartusII进行VHDL文本输入设计旳流程：从 文件输入一直到SignalTap II测试。
5-2. 由图5-40、5-41，详细阐明工程设计cnt10旳硬件工作情 况。
5-3. 怎样为设计中旳SignalTap II加入独立采用时钟？试给出 完整旳程序和对它旳实测成果。
K 康芯科技 X
习题
5-4. 参照Quartus II旳Help，详细阐明Assignments菜单中 Settings对话框旳功能。 （1）阐明其中旳Timing Requirements & Qptions旳功能、使 用措施和检测途径。 （2）阐明其中旳Compilation Process旳功能和使用措施。 （3）阐明Analysis & Synthesis Setting旳功能和使用措施， 以及其中旳Synthesis Netlist Optimization旳功能和使用措施。 （4）阐明Fitter Settings中旳Design Assistant和Simulator功 能，举例阐明它们旳使用措施。
EDA基础总结
E D A基础总结综述部分1.EDA的中文全称为电子设计自动化,英文全名为Electronic Design Automation;2.EDA平台常用的两种输入电路的方法是：电路原理图输入法、HDL输入法;3.EDA平台工作流程：电路输入、综合优化、功能仿真、布局布线、门级仿真;数字电路部分1.EDA中常用的仿真语言为Verilog和VHDL;2.VHDL其英文全名为VHSIC Hardware Description Language,而VHSIC则是Very HighSpeed Intergeraterd Circuit的缩写词,意为甚高速集成电路,故VHDL其准确的中文译名为甚高速集成电路的硬件描述语言;3.Verilog HDL其英文全名为Verilog Hardware Decription Language,HDL中文译名为硬件描述语言;4.Verilog和VHDL的比较共同点：能形式化地抽象表示电路的行为和结构；支持逻辑设计中层次与范围的描述；可借用高级语言的精巧结构来简化电路行为的描述；具有电路仿真与验证机制以保证设计的正确性；支持电路描述由高层到低层的综合转换；硬件描述与实现工艺无关；便于文档管理；易于理解和设计重用;不同点：Verilog在系统级抽象方面略差,VHDL在门级开关电路方面略差;5.软核、固核和硬核软核：功能经过验证的、可综合的、实现后电路结构总门数在5000门以上的Verilog 模型;固核：在某一种现场可编程门列器件上实现的经验证是正确的,且总门数在5000门以上的电路结构编码文件;硬核：在某一种专用集成电路工艺的器件上实现的,经验证是正确的,且总门数在5000门以上的电路结构版图掩膜;6.自顶向下Top Down设计7.自底向上Down Top设计8.名词解释：ASIC：Application Specific Integrated Circuit,专用集成电路;FPGA：Field Programmable Gate Array,现场可编程门阵列;PLD：Programmable Logic Device,可编程逻辑器件;Verilog编程题：数据比较器2位//数据比较器module compare equal, a, b;input a,b;output equal;reg equal;always a or bif a == bequal = 1;elseequal = 0;endmodule//数据比较器测试代码`timescale 1ns/1ns`include "./1-1.v"module t;reg a,b;wire equal;initialbegina=0;b=0;100 a=0; b=1;100 a=1; b=1;100 a=1; b=0;100 a=0; b=0;100 $stop;endcompare m.equalequal, .aa, .bb; endmodule数据比较器8位module compare8equal, a, b;input 7:0a, b;output equal;reg equal;always a or bif a > bbeginequal = 1;endelsebeginequal = 0;endendmodule分频器module half_clkreset, clk_in, clk_out; input clk_in, reset;output clk_out;reg clk_out;always posedge clk_inbeginifreset clk_out = 0;else clk_out = ~clk_out;endendmodule10M时钟分频为500Kmodule fdivision RESET, MB, KB;input MB, RESET;output KB;reg KB;reg 7:0 j;always posedge MBif RESETbeginKB <= 0;j <= 0;endelsebeginif j == 19begin j <= 0;KB <= ~KB;endelsej <= j+1;endendmodule译码电路`define plus 3'd0`define minus 3'd1`define band 3'd2`define bor 3'd3`define unegate 3'd4module aluout, opcode, a, b;output7:0 out;reg7:0 out;input2:0 opcode;input7:0 a,b;always opcode or a or bbegincaseopcode`plus: out = a + b;`minus: out = a - b;`band: out = a & b;`bor: out = a | b;`unegate: out = ~a;default: out = 8'hx;endcaseendendmodule八路数据选择器module selecting8addr, in1, in2, in3, in4, in5, in6, in7, in8, dataout, reset; input 2:0 addr;input 3:0 in1,in2,in3,in4,in5,in6,in7,in8;input reset;output 3:0 dataout;reg 3:0 dataout;always addr or in1 or in2 or in3 or in4 or in5 or in6 or in7 or in8 or reset beginifresetcaseaddr3'b000: dataout = in1;3'b001: dataout = in2;3'b010: dataout = in3;3'b011: dataout = in4;3'b100: dataout = in5;3'b101: dataout = in6;3'b110: dataout = in7;3'b111: dataout = in8;endcaseelsedataout = 0;endendmodule逻辑运算电路module tryfunctclk, n, result, reset;output31:0 result;input3:0 n;input reset, clk;reg31:0 result;always posedge clkbeginif resetresult <=0;elsebeginresult <= nfactorialn/n2+1;endendfunction 31:0 factorial;input 3:0 operand;reg 3:0 index;beginfactorial = operand 1:0;for index = 2; index <= operand; index = index + 1 factorial = index factorial;endendfunctionendmodulemodule tryfunctclk, n, result, reset;output31:0 result;input3:0 n;input reset, clk;reg31:0 result;always posedge clkbeginif resetresult <=0;elsebeginresult <= nfactorialn/n2+1;endendfunction 31:0 factorial;input 3:0 operand;reg 3:0 index;beginfactorial = operand 1:0;for index = 2; index <= operand; index = index + 1 factorial = index factorial;endendfunctionendmodule高速排序组合逻辑module sort4ra, rb, rc, rd, a, b, c, d;output3:0 ra, rb, rc, rd;input3:0 a, b, c, d;reg3:0 ra, rb, rc, rd;reg3:0 va, vb, vc, vd;always a or b or c or dbegin{va, vb, vc, vd} = {a, b, c, d};sort2va, vc;sort2vb, vd;sort2va, vb;sort2vc, vd;sort2vb, vc;{ra, rb, rc, rd} = {va, vb, vc, vd};endtask sort2;input3:0x, y;reg3:0 tmp;if x > ybegintmp = x;x = y;y = tmp;endendtaskendmodule检测5位二进制序列10010module seqdetx, z, clk, rst, state;input x, clk, rst;output z;output2:0 state;reg2:0 state;wire z;parameter IDLE = 'd0, A = 'd1, B = 'd2, C = 'd3, D = 'd4, E = 'd5, F = 'd6, G = 'd7; assign z = state == E && x == 0 1:0;always posedge clkif rstbeginstate <= IDLE;endelsecase stateIDLE:if x == 1beginstate <= A;endA:if x == 0beginstate <= B;endB:if x == 0beginstate <= C;endelsebeginstate <= F;endC:if x == 1beginstate <= D;endelsebeginstate <= G;endD:if x == 0beginstate <= E;endelsebeginstate <= A;endE:if x == 0beginstate <= C;endelsebeginstate = A;endF:if x == 1beginstate <= A;endelsebeginstate <= B;endG:if x == 1beginstate <= F;enddefault:state = IDLE;endcaseendmodule模拟电路部分1.目前,集成电路最常用的材料是单晶硅;2.集成电路的生产由设计、制造、封装三部分组成;3.集成电路中基片主要制作工艺为：光刻、扩散、注入、刻蚀、键合;4.集成电路中基片的制造步骤为：光刻、扩散、注入、刻蚀;5.衡量集成电路产业水平的两个主要参数为：硅晶圆片直径和光刻精度特征尺寸;这两个参数在业界达到的水平为：硅晶圆片直径12英寸300mm,光刻精度0.13um;主流水平为：硅晶圆片直径200mm,光刻精度0.18um;6.模拟电路中常用的仿真算法是SPICE,英文全名为Simulation Program with IntegratedCircuit Emphasis;7.世界上设计EDA软件实力最强的两个公司为Cadence和Synopsys;其中,Cadence的优势为电路布局布线,Synopsys的优势为逻辑综合仿真;8.WorkBench是加拿大IIT公司推出的电子线路仿真软件;它可以对模拟、数字和模拟/数字混合电路进行仿真,克服了传统电子产品的设计受实验室客观条件限制的局限性,用虚拟的元件搭接各种电路,用虚拟的仪表进行各种参数和性能指标的测试;特点如下：1系统集成度高,界面直观,操作方便;2具备模拟、数字及模拟/数字混合电路仿真;3提供较为丰富的元器件库;4电路分析手段完备;5输出方式灵活;6兼容性好;9.SPICE语言举例：EXAMPLE 文件名任意名都可以但必须要有VCC 8 0 12 电源正极接于节点8 负极接于0 电压为12VVEE 0 9 12 电源正极接于节点0,负接接于节点9,电压为12V;VIN 1 0 AC 1 SIN0 0.1 5MEG 信号源VIN 接于1 和接点0;交流1V 进行交流分析同时加一个正弦信号直流偏置为0,振幅为0.1V频率为5M的交流信号源,进行瞬态分析; RC1 8 4 10K 电阻RC1 分别接于节点8 节点4;阻值为10K;RC2 8 5 10K 电阻RC2 分别接于节点8 节点5;阻值为10K;RS 2 1 1K 电阻RS 分别接于节点 1 节点0;阻值为1K;RS1 8 7 20K 电阻RS1 分别接于节点8 节点7 阻值为20K;RS2 3 0 1K 电阻RS2 分别接于节点3 节点0 阻值为1K;Q1 4 2 6 MOD1 三极管Q1 CBE 分别接于节点 4 2 6 模型为MOD1Q2 5 3 6 MOD1 三极管Q2 CBE 分别接于节点 5 3 6 模型为MOD1Q3 6 7 9 MOD1 三极管Q3 CBE 分别接于节点 6 7 9 模型为MOD1Q4 7 7 9 MOD1 三极管Q4 CBE 分别接于节点 7 7 9 模型为MOD1.OP 求出直流工作点.本电路共有9个节点;温度值为27度;.DC VIN -.15 .15 .01 DC为直流分析语句,分析输入电压从-0.15V 到0.15V扫描特性,每0.1V作一次分析;.PRINT DC V4 V5 .PRINT 为打印语句,其中DC是打印直流内容,这里规定打印节点4和5上的电位,既相对地参考点的电压随输入的变化关系;.PLOT DC V4 V5 .PLOT为绘图语句,其中DC表示绘制直流分析的传输特性,说明是绘制V4 V5的输出电压和VIN关系曲线;.TF V5 VIN .TF是转移函数分析语句,该句表示计算直流分析时,小信号输出电压V5和输入电压VIN的转移函数值,输入电阻和输出电阻;.AC DEC 10 25K 250MEG .AC是交流分析语句,是在规定的频率范围内从25K到250M进行频域分析DEC表示按数量级变化,10表示每一数量级中取的分析点数目; .PRINT AC VM5 VP5 打印AC分析VM5VP5的取点数;.PLOT AC VM5 VP5 绘制AC分析VM5VP5的取点数;.TRAN 4N 100N 1N .TRAN是瞬态分析语句,并规定了打印或绘图时间增量为4N秒,计算终止时间为100N秒,打印或绘图开始时间1NS;.PRINT TRAN V5 V4 .打印出4.5点的电压随时间变化;.PLOT TRAN V5 V4 .绘图出节点4.5的电压随时间变化;.END 结束语句...一定要有;。
EDA技术的基础知识
EDA技术的基础知识EDA技术的基础知识 电⼦设计⾃动化(Electronic Design Automation)的缩写即是EDA.EDA技术是把计算机技术应⽤在电⼦设计过程的⼀门技术，从⽽实现了电⼦设计的⾃动化进⾏，现今EDA技术已经⼴泛⽤于电⼦电路的设计仿真以及集成电路版图设计、印刷电路板的设计和可编程器件的编程等⼯作中。
EDA技术是⼀门综合的学科，它代表了未来电⼦设计技术的发展⽅向，打破了软硬件之间的隔阂。
下⾯跟yjbys⼩编⼀起来看看电⼦EDA技术的基础知识⼤全，仅供参考！ ⼀、EDA的分类 我们依据计算机辅助技术介⼊程度的不同，将电⼦系统设计分为以下三类： 1.⼈⼯的设计⽅法 此种设计⽅法从提出⽅案到验证⽅案等等均需要由⼈⼯来完成，并且⽅案的验证必须搭建实际的电路来完成验证。
这种⼈⼯的设计⽅法缺陷在于：开销特别⼤，但是效率却极低，并且周期⽐较长，还有⼀点就是现在的产品不是单单靠⼈⼯就能够完成的。
2.计算机辅助设计CAD 1970年以来，计算机开始被应⽤于Ic版图设计以及PCB布局布线，后来发展为可对电路功能和结构进⾏设计，并且在原来的基础上增添了逻辑仿真、⾃动布局布线等等的功能。
可以这么说CAD技术的应⽤取得了可喜的成果。
但我们也不能过于乐观，因为各种各样的'软件层出不穷，每⼀种设计软件只能够解决⼀部分的问题，这就造成了软件不能完全脱离⼈去设计，智能化程度不能够满⾜⼈们的需求。
3.EDA电⼦设计⾃动化 1990年以后是EDA时代的到来。
伴随着电⼦计算机的不断发展，计算机系统被⼴泛的应⽤于电⼦产品的设计和电⼦产品的测试以及电⼦产品的制造等各环节当中。
由于电⼦产品的性能不断提⾼以及精密度的增加，产品的更新所需要的时间越来越短。
相应的，电⼦产品的设计和电⼦产品的测试以及电⼦产品的制造也必须跟上更新的步伐。
同时EDA也是CAD向前发展的必然产物，是电⼦设计的核⼼内容。
⼆、EDA的基本特征 作为现今社会电⼦设计最前沿的技术，电⼦设计⼯程师可以通过EDA从协议、算法等等开始对电⼦系统进⾏设计，这样可以使计算机完成⼤量的⼯作，并实现了从电路设计以及性能分析⾄设计出PCB版图整个过程完全在计算机上实现⾃动化处理。
EDA基础知识复习要点
EDA知识要点：2.VHDL数据对象有:（1）常量（CONSTANT）（2）变量（VARIABLE）（3）信号（SIGNAL）3.VHDL语言中的逻辑操作符有： AND与、OR或、NOT非、NAND与非、NOR或非 XOR异或、XNOR同或七种4.目前较流行的集成EDA开发环境（软件）有：MAX+PULSⅡ和QUARTUS II5.什么是EDA技术？EDA 技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程7.写出实体中的端口（PORT）语句结构并说明其作用。
由PORT引导的端口说明语句是对一个设计实体界面的说明，端口为设计实体和外部环境的动态通信提供通道。
格式为PORT(端口名：端口模式数据类型；。
端口名：端口模式数据类型；）8.简述EDA技术经历了那几个发展阶段。
1）．CAD（计算机辅助设计）阶段2）．CAE(计算机辅助工程）阶段3)．ESDA（电子系统设计自动化）阶段9.写出元件例化语句语句格式，并说明其作用。
元件例化语句由两部分组成，前一部分是把一个现成的设计实体定义为一个元件，第二部分则是此元件与当前设计实体中的连接说明，它们的完整的语句格式如下：COMPONENT 元件名 IS --元件定义语句GENERIC （类属表）；PORT（端口名表）；END COMPONENT ；例化名：元件名 PORT MAP（ --元件例化语句[端口名=>]连接端口名，...）；11.结构体的语言格式与作用。
ARCHITECTURE 结构体名OF 实体名 IS(说明语句) 用来说明和定义数据对象类型等,可省略BEGIN(功能描述语句) 用来描述内部电路功能的,不可省略END ARCHITECTURE 结构体名；结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南昌航空大学实验报告
2014年 ___月 ___日
课程名称：计算机组成与原理实验名称：EDA入门
班级： 120452 学生姓名：袁名军
学号： 11045231
指导教师评定：签名：
实验目的：
了解并初步掌握使用QuartusⅡ软件集成开发工具进行专用硬件电路设计的工作过程；
了解并初步掌握使用硬件描述语言（VHDL）表述电路功能设计；
了解并初步掌握使用时序仿真方法验证电路逻辑功能；
了解并初步掌握使用GW48 实验台对设计电路进行硬件下载配置和测试。
实验任务：
1．首先利用QuartusⅡ完成“2 选1多路选择器”电路的VHDL语言表达描述；
2．设计时序仿真测试激励波形信号并进行电路功能的仿真测试；
3．完成“2 选1 多路选择器”电路的硬件下载编程；
4．设计硬件测试方案，配置试验台测试环境，进行硬件测试；
5．实验完成，写出实验报告。
实验指导：
1．实验原理及方案
本实验通过Quartus II软件，编程设计硬件电路功能，在一片FPGA（型号EP1C6Q240C8）可编程
芯片上，制作成一块具有“二选一多路选择器”功能的专用电路器件。
测试验证设计电路功能是在GW48实验系统上进行，该实验系统通过改变连线和软件配置可支持多
种电路试验。
本实验选用电路模式NO.5。
“二选一多路选择器”制作成功后，选择2种可听得见的频率接至电路的两个输入端，电路的输出
端接扬声器，作为选择的第 3 个输入端连接到一个乒乓按键。
通过揿动按键，改变输入选择端的电平，
选择通过不同的频率信号到输出，从而，可以听到不同音调的声音。
2.设计目标实体
该电路可用硬件描述语言VHDL表达如下：
ENTITY mux21a IS - - 说明电路实体具有3 个输入端口，
PORT (a, b, s: IN BIT; - - 分别称为a, b, s，输入二进制位；
y: OUT BIT ); - - 一个输出二进制位的端口，命名y。
END ENTITY mux21a;
ARCHITECTURE one OF mux21a IS - - 说明该电路实体的功能结构行为：
BEGIN
PROCESS ( a, b, s ) - - 对于3 个输入位, 判断s端口的值，
BEGIN - - 如果是0，则y端口输出值等于
IF s =‘0’THEN y <= a; - - a 端口的输入，
ELSE y <= b; - - 否则，等于b端口的输入
END IF
END PROCESS;
END ARCHITECTURE one;
3．实验步骤
第一阶段：建立工程，输入设计文件
（1）建立实验项目工作文件夹。
如：E:\MUX21.
（2）打开Quartus II 软件。
点击File|New，新建设计文件
（3）在弹出新建对话窗口(如图 3.3 所示)，选DeviceDesign Files选项卡，在所列文件类型中选择VHDL File,点击OK按钮。
（4）输入目标电路设计的VHDL程序。
(参考前面关于“2选1多路选择器”电路实体的VHDL 程序描述代码)。
（5）通过依次选择菜单File|Save as保存程序文件，注意保存文件名与实体名必须一致。
保存文件时，若弹出对话框询问“Do you want to create a new project with this file?”时,选择“是”。
（6）新建工程，并将此设计文件加入工程。
操作如下：
①自动或者由菜单 F i l e | N e wP r o j e c t | W i z a r t进入新工程创建向导。
输入文件名，选择“next”；
②选择设计文件加入工程。
按“Add ALL”，按“next”；
③选择目标芯片与设置。
选择本实验采用的芯片，系列是Cyclone, 型号为EP1C3T144C8。
速度等级是8。
④点击完成。
第二阶段：编译
通过点击Processing下拉菜单，选Start Compilation 菜单项启动编译。
如图3.7 所示。
第三阶段：时序仿真
（1）进行功能仿真前，先设计时序激励波形文件。
打开File|New，在弹出窗口点击“Other Files”，从选项中选择“VectorWaveform File”。
（2）选择端节点，在空白处双击鼠标左键，跳出Insert Node or Bus对话框。
选择Node Finder。
（3）在新弹出的Node Finder对话框中点击List按钮，在左框显示找到的接点中，选择需要的信号，加入右框选中节点列表中。
（4）通过点击Edit下拉菜单，选择仿真结束时间End Time。
（5）设置输入仿真激励信号波形：
选择输入端节点a，点击左侧信号设置按钮“OVERWRITRE CLOCK”。
在弹出时钟窗口，设置信号周期1μs，占空比为50% 。
，
选择输入端节点b，点击左侧信号设置按钮“OVERWRITRE CLOCK”。
在弹出时钟窗口，设置信号周期0.5μs，占空比为50% 。
选择输入选择端节点s, 在时间轴上，用鼠标按住左键拖一节变成蓝色，再点击设置高电平按钮。
结果蓝色部分为高电平，其它部分为低电平。
完成后，保存此波形文件，后缀默认为.vwf。
（6）通过Processing下拉菜单选Start Simulation，启动仿真。
第四阶段：引脚锁定
以上是软件仿真，要把此功能电路配置到实际芯片EP1C3T144C8上，需要把逻辑电路的I/O 端节点和芯片的引脚锁定。
芯片已经固定在GW48 实验系统上，芯片引脚与实验系统上的多用接插座信号名
称对照如表3.1。
表 3.1 GW48多用接插口与结构图信号/芯片引脚对照表
设计电路的逻辑端口名 a b s y
结构图上信号名CLOCK0 CLOCK5 PIO00 SPEAKER
EP1C3T144芯片引脚序号28 152 233 174
EP1C3T144芯片引脚名I/O I/O I/O0 I/O
（1）点击右上方的Pin按钮,或在Category栏中选pin,进入引脚锁定设置。
（2）双击TO列下方的<< NEW>>处,从下拉列表中选择端口信号名。
（3）在对应端口名所在行，双击Location 列的空白处，从下拉列表中选择引脚号。
第五阶段：编程下载和测试
编程下载前将计算机与试验台配置连接妥当。
（1）通过实验系统所配电缆与计算机打印机并行口连接；（主板左下方）
（2）在实验系统板上，用10芯电缆连接主板上BetyBlaster(MV)插口与编程适配板的JTAG 插口；（主板左中部）
（3）通过短路帽选择CLOCK0 接256Hz，CLOCK5 接1024Hz. （主板右下方）
（4）选择电路模式 5 。
其他保持默认设置。
通过点击选择Tool|Programmer菜单项,弹出图 3.16窗口。
注意选择编程模式Mode 为JTAG,编程器，
选择设置为ByteBlasterII[LPT1],在下载文件左侧第一选择框Program/Config处打勾。
点击Start 开始下载。
下载成功后系统弹出报告。
下载编程完成后，揿动按键1，扬声器发出不同音调。
附录:。