计算机组成原理-存储器课件举例讲解
合集下载
计算机组成原理 第3章_存储系统PPT课件
存取时间又称存储器访问时间，是指从启动一次存储器操作到 完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操 作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储 器存取时间。1s=103ms=106μs=109ns
存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。
.
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M,
k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题：
1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。）
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片 选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字扩 展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7相 连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。
.
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M,
k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题：
1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。）
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片 选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字扩 展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7相 连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
计算机组成原理10存储器.ppt
改变存储器的硬件结构
存储系统组织
从存储器考虑提高系统性能的措施：
1. 采用双端口存储器 2. 采用多模块存储器 3. 并行处理机和多处理机系统 4. 采用高速缓冲存储器 5. 虚拟存储器 6. 相联存储器
寄存器1-5ns 片内CACHE 2-10ns 片外CACHE 10-20ns 主存20-100ns 硬盘10ms 磁带10ms-10s
磁记录编码方式
3、不归零1制（NRZ1） 写入规律：见1就翻 见下图写电流波形 写0时，写入电流维持原方向不变（-I 或 +I） 写1时，写入电流方向翻转（-I+I 或 +I-I ）
001101 +I
I -I
缺点：没有自同步能力：加外同步信号 优点：转变区少，密度高
磁记录编码方式
4、调相制（PM） 写入规律： 见下图写电流波形 写0，在位单元中间位置让写入电流负跳变（ +I-I ） 写1，在位单元中间位置让写入电流正跳变（-I+I ） 001101
标记 15页
把CACHE的16页分为8组 把主存的2048页分为256
组，每组8页。 把主存的每组的8页分别
和CACHE的8组对应
内存
0页 1页 … 7页 8页 9页 … 15页 … 2047页
2பைடு நூலகம்位主存地址
8位 0组
3位 9位
组地址 页内 地址
13位Cache地址 1组
…
3位
1位 9位
命中
主存
3.多体交叉存取
M0 M1 M2 M3
主存分成若干独立存储
0 4
1 5
2 6
3 7
体。
在一个存取周期中，
CPU交叉访问多个体， 缩短平均访存时间。
存储系统组织
从存储器考虑提高系统性能的措施：
1. 采用双端口存储器 2. 采用多模块存储器 3. 并行处理机和多处理机系统 4. 采用高速缓冲存储器 5. 虚拟存储器 6. 相联存储器
寄存器1-5ns 片内CACHE 2-10ns 片外CACHE 10-20ns 主存20-100ns 硬盘10ms 磁带10ms-10s
磁记录编码方式
3、不归零1制（NRZ1） 写入规律：见1就翻 见下图写电流波形 写0时，写入电流维持原方向不变（-I 或 +I） 写1时，写入电流方向翻转（-I+I 或 +I-I ）
001101 +I
I -I
缺点：没有自同步能力：加外同步信号 优点：转变区少，密度高
磁记录编码方式
4、调相制（PM） 写入规律： 见下图写电流波形 写0，在位单元中间位置让写入电流负跳变（ +I-I ） 写1，在位单元中间位置让写入电流正跳变（-I+I ） 001101
标记 15页
把CACHE的16页分为8组 把主存的2048页分为256
组，每组8页。 把主存的每组的8页分别
和CACHE的8组对应
内存
0页 1页 … 7页 8页 9页 … 15页 … 2047页
2பைடு நூலகம்位主存地址
8位 0组
3位 9位
组地址 页内 地址
13位Cache地址 1组
…
3位
1位 9位
命中
主存
3.多体交叉存取
M0 M1 M2 M3
主存分成若干独立存储
0 4
1 5
2 6
3 7
体。
在一个存取周期中，
CPU交叉访问多个体， 缩短平均访存时间。
计算机组成原理第三章第1讲存储器概述
3.1存储器概述
一、分类
• 按存储介质分类：
磁表面 半导体存储器 光存储器
• 按存取方式分类：
随机存取：内存 顺序存取：磁带，磁盘
• 按存储内容可变性：ROM，RAM
RAM：SRAM，DRAM ROM：掩模ROM/PROM/EPROM/EEPROM
读表3.1
3.1存储器概述
• 按信息易失性：
导入
思考：
上一章详细讲解了现实世界中的基本 信息类型怎样数字化的保存在计算机中， 具体地，二进制下的两种基本状态在计算 机中以什么样的硬件形式表现？如果要保 存，以什么样的信息记录方式存储？
计算机存储体系解决了信息的保存问 题。
3.1存储器概述
存储的基本单位：
• 存储位元：最小存储单位，保存一个bit • 存储单元：基本存储单位，若干个位组成 • 存储器：许多个存储单元组成
• 一般，一个字可以包含若干个字节
3.1.3主存储器的技术指标
存储容量：指一个存储器中可以容纳的存 储单元总数。
• 1KB=210B
• 1MB=220B • 1GB=230B • 1TB=240B
位 bit 比特 b 字节 Byte 字节 B
3.1.3主存储器的技术指标
• Kilobyte(KB)=1024B相当于一则短篇故事的内容。 • Megabyte(MB)=1024KB能保存一则短篇小说的内容。 • Gigabyte(GB)=1024MB相当于一部标清长电影容量。 • Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图
总和。
3.1.3主存储器的技术指标
存取时间：又称存储器访问时间，指一次 读操作命令发出到该操作完成，将数据读 出到数据总线上所经历的时间。通常取写 操作时间等于读操作时间，故称为存储器 存取时间。
计算机组成原理第四章ppt课件
EPROM是一种可擦除可编程只读存储器，用 户可以对其信息作任意次的改写。
采用紫外线进行擦除，擦除时间比较长（820分钟），但不能对个别需要改写的单元进行单 独擦除或重写。
可编辑课件PPT
36
2716 EPROM 的逻辑图和引脚
DO0 …
PD/Progr 控制逻辑
CS A10
数据缓冲区
……
…
…
Y 译码 A7 A6
X
译
码 A0
…
..
Y 控制
……
128 × 128
存储矩阵
… ………………
……………… ……
A7 1
24
A1 A0
DO0 DO1 DO2 VSS
2716 12 13
VCC A8 A9 VPP CS A10 PD/Progr DO7
DO3
PD/Progr 功率下降 / 编程输入端 读出时 为 低电平
可编辑课件PPT
5）与静态RAM比，集成度高，功耗低。
可编辑课件PPT
25
(1) 动态 RAM 基本单元电路
读选择线
T2
T1
T3 Cg
01
V DD
T4 预充电信号
10
无有电流 数据线
T
01
Cs
写选择线
字线
写数据线
读数据线
读出与原存信息相反
读出时数据线有电流 为 “1”
写入与输入信息相同 可编辑写课入件PP时T CS充电 为 “1” 放电 2为6 “0”
tC
刷新间隔 128 个读写周期
tC = tM + tR
无 “死区”
W/R REF
读写 刷新
可编(辑存课件取PPT周期为
采用紫外线进行擦除，擦除时间比较长（820分钟），但不能对个别需要改写的单元进行单 独擦除或重写。
可编辑课件PPT
36
2716 EPROM 的逻辑图和引脚
DO0 …
PD/Progr 控制逻辑
CS A10
数据缓冲区
……
…
…
Y 译码 A7 A6
X
译
码 A0
…
..
Y 控制
……
128 × 128
存储矩阵
… ………………
……………… ……
A7 1
24
A1 A0
DO0 DO1 DO2 VSS
2716 12 13
VCC A8 A9 VPP CS A10 PD/Progr DO7
DO3
PD/Progr 功率下降 / 编程输入端 读出时 为 低电平
可编辑课件PPT
5）与静态RAM比，集成度高，功耗低。
可编辑课件PPT
25
(1) 动态 RAM 基本单元电路
读选择线
T2
T1
T3 Cg
01
V DD
T4 预充电信号
10
无有电流 数据线
T
01
Cs
写选择线
字线
写数据线
读数据线
读出与原存信息相反
读出时数据线有电流 为 “1”
写入与输入信息相同 可编辑写课入件PP时T CS充电 为 “1” 放电 2为6 “0”
tC
刷新间隔 128 个读写周期
tC = tM + tR
无 “死区”
W/R REF
读写 刷新
可编(辑存课件取PPT周期为
计算机组成原理第三章多层次的存贮器优秀课件
1、主存的基本组成
… …
读
存储体
写 电
路
…
驱动器
…
控制电路
译码器
…
MAR
读
写
地址总线
数据总线 MDR
2、 主存和 CPU 的联系
MDR
CPU
MAR
数据总线 读 写
地址总线
主存
3、 半导体存储芯片的基本结构
地
译
存
读
数
… …
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
• 主存储器简称主存，是计算 机系统的主要存储器，用来 存放计算机运行期间的大量 程序和数据。
• 外存储器简称外存，它是大 容量辅助存储器。
3.1.2 存储器分级结构
• 分层存储器系统之间的连接关系
3.1.3主存储器的技术指标
• 字存储单元：存放一个机器字的存储单元， 相应的单元地址叫字地址。
• 字节存储单元：存放一个字节的单元，相 应的地址称为字节地址。
在计算机存储器体系结构设计时， 我们希望存储器系统的性能高、价格低， 那么在存储器系统设计时，应当在存储器 容量，速度和价格方面的因素作折中考虑， 建立了分层次的存储器体系结构如下图所 示。
3.1.2 存储器分级结构
2、分级结构 • 高速缓冲存储器简称cache，
它是计算机系统中的一个高 速小容量半导体存储器。
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
(1) 存取时间与物理地址无关（随机访问）
计算机组成原理存储器课件
高速缓存（Cache）
要点一
总结词
高速存储器，用于要点二
详细描述
高速缓存（Cache）是一种特殊的存储器，它的读写速度 非常快，通常由静态随机存取存储器（SRAM）构成。 Cache用于暂存CPU所需的数据和指令，以减少CPU直接 访问主存的次数，从而提高计算机系统的性能。当CPU需 要访问内存时，它会首先检查所需数据是否在Cache中。 如果是，则直接从Cache中读取数据；否则，需要从主存 中读取数据，并将其复制到Cache中以便将来快速访问。
存储器。
半导体存储器
20世纪60年代出现，以其高速 、低功耗、高集成度的优点逐 渐取代了磁芯存储器。
磁表面存储器
20世纪70年代出现，以其高容 量、低成本、易维护的优点广 泛应用于外存储器领域。
光盘存储器
20世纪80年代出现，以其大容 量、非接触式读写的优点在数 据备份和多媒体领域得到广泛
应用。
02
内存储器的管理方式
• 总结词：操作系统对内存储器的分配、回收、共享、保护和扩充等管理方式的总称。
• 详细描述：内存储器的管理方式是指操作系统对内存储器的分配、回收、共享、保护和扩充等管理方式的总称。操作系统需要有效地管理内存储器，以确保程序的正常运行和系统的稳 定性。具体来说，操作系统会根据程序的运行需求为其分配适当的内存空间，并在程序运行结束后回收这些空间。此外，为了提高内存储器的利用率，操作系统还支持多个程序共享同 一内存空间。同时，为了保护每个程序的正常运行，操作系统会采取相应的保护措施来防止非法访问和修改。此外，操作系统还可以通过一些技术手段来扩充内存储器的容量，以满足 日益增长的计算需求。
03
主存与外存的容量和访问速度 存在较大差异，主存的容量较 小但访问速度较快，而外存的 容量较大但访问速度较慢。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2014年12月8日星期一
10
3.1.3 主存储器的技术指标——存储容量
存储容量：指存储器能存放二进制代码的总数。
存储容量=存储单元个数×存储字长
用a×b表示
存储容量=存储单元个数×存储字长/8
单位为B（字节）
要求： 已知存储容量，能计算出该存储器的地址线和数据线的根数。 例如
某机存储容量为 2K×16，则该系统所需的地址线为 11 根， 数据线位数为 16 根。
由MOS电路中的栅极电容保存二进制信息；
优点：集成度高，功耗约为SRAM的1/6，价格低； 缺点：访问速度慢，电容的放电作用会使信息丢失，要长 期保存数据必须定期刷新存储单元； 主要种类有：SDRAM、DDR SDRAM
2014年12月8日星期一 15
主存和CPU的联系
数据总线 MDR 读 写 地址总线
一个写操作 中数据不允 许改变
R/W#信号必须在地址 和数据稳定时有效
2014年12月8日星期一 32
正确的SRAM的写入时序图
2014年12月8日星期一
33
3.3 DRAM存储器
动态RAM（DRAM）
因为该存储器必须定时刷新，才能维持其中的信息不变；
DRAM的存储元 由MOS晶体管和电容组成的记忆电路；
位线D
18
2014年12月8日星期一
19
3.2.2 基本SRAM存储器逻辑结构
译码驱动方式
方法1：单译码
被选单元由字线直接
动画演示： 双地址译码器.swf
选定；
适用容量较小的存储
芯片。
方法2：双译码
被选单元由X、Y两个
方向的地址决定。
2014年12月8日星期一 20
SRAM存储器的组成（1/2）
2014年12月8日星期一 7
3.1.2 存储器的分级结构
动画演示： 3-1.swf
2014年12月8日星期一
8
3.1.2 存储器的分级结构（1/2）
系统对存储器的要求：大容量、高速度、低成本
三级存储系统结构
CPU
缓存
主存
辅存
缓存－主存层次
主存－辅存层次
1、加上cache的目的为提高速度 1、降低了成本，扩大了容量 2、内存包括cache和主存 2、虚存系统包括主存和辅存 在CPU看来，容量相当于辅存容量，速度相当于CACHE速度。
第三章 存储器
目录
3.1 存储器概述
3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 CACHE存储器
（理解）
（理解） （掌握） （理解） （理解） （掌握）
2014年12月8日星期一
2
学习要求
理解存储系统的基本概念 熟悉主存的主要技术指标 掌握主存储器与CPU的连接方法
2014年12月8日星期一 11
3.1.3 主存储器的技术指标——存储速度
存取时间(访问时间)
从启动一次访问操作到完成该操作为止所经历的时间；
以ns为单位，存取时间又分读出时间、写入时间两种。 存取周期 以ns为单位，存取周期=存取时间+复原时间。
存储器连续启动两次独立的访问操作所需的最小间隔时间。
数据总线 MDR
•••
驱动器
•••
译码器
控制电路
•••
MAR
地址总线
2014年12月8日星期一
读
写
23
32K×8位的SRAM逻辑结构图
X方向： 8根地址线 输出选中 256行
动画演示： 3-3.swf
三维存储 阵列结构
输入输出时 分别打开不 同的缓冲器
读写、 选通 控制
2014年12月8日星期一
Y方向： 7根地址线 输出选中 128列
SRAM存储器的组成（2/2）
片选 用于决定当前芯片是否被CPU选中，进行访问。 读/写控制电路 决定对选中存储单元所要进行访问的类型(读/写)。 输出驱动电路 增强数据总线的驱动能力。
2014年12月8日星期一
22
SRAM存储器的逻辑结构简图
存储体
• • •
读 写 电 路
• • •
2014年12月8日星期一 9
3.1.2 存储器的分级结构（2/2）
存储器分级结构中应解决的问题： 当需从辅存中寻找指定内容调入主存时，如何准确定位？
依靠相应的辅助软硬件。
当CPU访问cache，而待访问内容不在cache中时，应如何 处理？
从主存向cache中调入相应内容。
以上过程均由操作系统管理。
非易失性存储器：断电后仍能保存信息的存储器； 磁盘
光盘
6 2014年12月8日星期一
3.1.1 存储器分类（3/3）
按在计算机系统中的作用分 半导体存储器 主存储器 能够被CPU直接访问，速度较快，用于保存系统当前运行 所需的所有程序和数据； 辅助存储器 磁盘、光盘存储器 不能被CPU直接访问，速度较慢，用于保存系统中的所有 的程序和数据； 高速缓冲存储器（Cache） 半导体存储器 能够被CPU直接访问，速度快，用于保存系统当前运行中 频繁使用的程序和数据； 控制存储器 半导体存储器 CPU内部的存储单元。
24
静态RAM芯片举例——Intel 2114
Intel 2114静态RAM芯片是1K×4的存储器 外部结构
A0～A9 AB CS WE DB D0～D3
地址总线10根（A0～A9）
数据总线4根（D0～D3） 片选信号/CS，写允许信号/WE
0—写，1—读
Intel2114
内部存储矩阵结构
CPU
MAR
主存
2014年12月8日星期一
16
3.2.1 基本的静态存储元阵列
基本存储元 6个MOS管形成一位存储元； 非易失性的存储元 64×4位的SRAM结构图 芯片封装后，3种外部信号线 地址线：2n个单元，对应有n根地址线；
地址信号经过译码电路，产生每个单元的字线选通信号；
存储器带宽
每秒从存储器进出信息的最大数量； 单位为位/秒或者字节/秒。
2014年12月8日星期一 12
求存储器带宽的例子
设某存储系统的存取周期为500ns，每个存取周期可 访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 ╳10-9)秒 = 3.2 ╳ 107 位/秒 = 32 ╳ 106 位/秒 = 32M位/秒
电容上的电量来表现存储的信息； 充电—1，放电—0。
结构形式
四管存储元 单管存储元
2014年12月8日星期一 34
单管存储元
四 管 存 储 元
2014年12月8日星期一
35
3.3.1 DRAM存储元的记忆原理
无电流 有电流
位线 （数据线） T
1. 读出时位线有电流 为 “1”
2. 写入时CS 充电为 “1”
放电 为 “0”
1 0
行线（字线）
Cs
动画演示： 3-6.swf
2014年12月8日星期一
36
3.3.2 DRAM芯片的逻辑结构
存储芯片集成 外部地址引脚比SRAM减少一半; 度高，体积小 送地址信息时，分行地址和列地址分别传送； 内部结构：比SRAM复杂 刷新电路：用于存储元的信息刷新；
64×64方阵，共有4096个六管存储元电路；
采用双译码方式
A3～A8（6根）用于行译码→64行选择线; A0～A2,A9用于列译码→16条列选择线;
每条列选择线同时接4个存储元（共16×4=64列）
2014年12月8日星期一 25
2114
逻 辑 结 构 图
2014年12月8日星期一
从地址译码后，到数据稳定的时间间隔；
2014年12月8日星期一 28
2014年12月8日星期一
29
SRAM存储器的写周期
写周期操作过程 存储器的写周期时序
CPU发出有效的地址信号，并提供所要写入的数据
译码电路延迟产生有效的片选信号 在写信号控制下，将数据写入存储单元中 各控制信号撤销（地址信号稍晚），数据维持一段时间 写入时间（tWD）
26
3.2.3 读、写周期波形图
存储器读/写的原则
读/写信号要在地址和片选均起作用，并经过一段时间 后有效；
读写信号有效期间不允许地址、数据发生变化； 地址、数据要维持整个周期内有效； 读周期时间（tRC）、写周期时间（tWC） 存储器进行两次连续的读/写操作所必须的间隔时间； 大于实际的读出/写入时间；
2014年12月8日星期一
13
3.2 SRAM存储器
3.2.0 主存储器的构成
3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图
2014年12月8日星期一
14
3.2.0 主存储器的构成
静态RAM（SRAM）
主要用于构成Cache 由MOS电路构成的双稳触发器保存二进制信息； 优点：访问速度快，只要不掉电可以永久保存信息； 缺点：集成度低，功耗大，价格高； 动态RAM（DRAM） 主要用于构成系统主存
理解Cache的基本概念及工作原理
掌握Cache-主存地址映射方法
2014年12月8日星期一
3
3.1 存储器概述
3.1.1 存储器分类
3.1.2 存储器的分级结构
3.1.3 存储器的技术指标
2014年12月8日星期一
4
3.1.1 存储器分类（1/3）
按存储介质分
系统主存、 Cache
行、列地址锁存器：用于保存完整的地址信息；
行选通信号 列选通信号