《计算机组成原理》课件

•
001
010
100
相同
为1 不同为0
111
《计算机组成原理》
第2章 计算机的逻辑部件(2.1.2 异或门及其应用)
异或门的应用 1. 可控原/反码输出电路 2. 半加器 3. 数码比较器 4. 奇偶检测电路
《计算机组成原理》
第2章 计算机的逻辑部件(2.1.3 加法器)
加法器是计算机基本运算部件之一.
C3=X3Y3+(X3+Y3) X2Y3+ ….. ( X1+Y1)C0 (2.16)
C4=X4Y4+(X4+Y4) X3Y3+ ….. ( X1+Y1)C0 (2.17)
下面引入进位传递函数Pi,
(pass)
进位产生函数Gi的概念 (generate)
定义: Pi=Xi+Yi 称为进位传递函数 (2.18)
计算机硬件系统组成(章节分配)
I/O
(4,7,8 )
第二部分 控 制 器 (5,6章)
高速缓存
第
三
部
主存储器
分
章 虚拟存储器
(磁盘设备)
运算器
第一部分(2,3章)
总
线
和
第四部分(9,10章)
输入设备
接
口
输出设备
《计算机组成原理》
第2章 计算机的逻辑部件(目录部分)
2.1 计算机中常用的组合逻辑电路 2.2 时序逻辑电路 2.3 阵列逻辑电路 2.4 习题与作业
(2.24) (2.25)
C3=P3+G3 G2+ G3G2P1+G3G2G1C0
C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0
由Pi、Gi定义，也可把半加和改写成以下形式：
Hi=Pi Gi
(2.28)
《计算机组成原理》
图2.14 四位超前进位加法器 《计算机组成原理》
形成C1的条件:
1. X1,Y1均为1; 2. X1,Y1任意为1且C0为1
即: C1=X1Y1+(X1+Y1)C0
(2.14)
形成C2的条件: 1.X2,Y2均为1; 2. X2,Y2任意为1且X1,Y1均为1
3. X2,Y2任意为1同时X1,Y1任意为1且C0为1 即: C2=X2Y2+(X2+Y2《计)算X机组1成Y原理1+》 (X2+Y2) ( X1+Y1)C0
R4 100Ω
T4
A
Y EN
T5
1 Y
EN
国标符号
三态输出非门（高电平有效）电路结构
功能表 EN=0 Y高阻态
《计算机组成原理》
EN=1 Y A
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态门的应用
①数据总线结构 只要控制各个门的EN端轮
流为1，且任何时刻仅有一个 为1，就可以实现各个门分时 地向总线传输。
Gi=Xi·Yi 称为进位产生函数 (2.19) Gi的意义是：当 XiYi 均为“1”时定会产生向高位的 进位. Pi的意义是：当Xi和Yi中有一个为“1”时，若同时 低位有进位输入，则本位也将向高位传送进位.
《计算机组成原理》
将Pi ,Gi代入Ci得到：
C1=G1+P1C0
(2.20)
C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0
不考虑进位输入时，两数码Xn、Yn相加称为
半加.
Hn=Xn·Yn+Xn·Yn=Xn⊕Yn (2.10)
图2.11 半《加计算器机的组成功原理能》表和逻辑图
若考虑低位进位输入Cn-1相加，则称为全加器。 全加和Fn和进位输出Cn的表示式分别为： Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1
三态门在工作状态下，输出可为逻辑“1”和逻辑 “0”。在禁止态下，输出高阻抗(Z状态)表示输出端悬 浮，此时该门电路与其它门电路无关。
《计算机组成原理》
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态反相门
R1 3kΩ A T1 D
EN
R2 750Ω
T3
T2
R3
R5
360Ω 3kΩ
+VCC(+5V)
②实现数据双向传输 EN=1，G1工作，G2高阻，A经 G1反相送至总线； EN=0，G1高阻，G2工作，总 线数据经G2反相从Y端送出。
《计算机组成原理》
异或门 A B=AB+AB
真值表： A B Y 000 011 101 1 1 0 相同为０ 不同为１
同或门 A B=AB+A B 真值表： A B Y
I1,...,
I n1 )
Ym1 fm《计1算(机I组0成,原I理1》,..., I n1)
来自百度文库
第2章 计算机的逻辑部件(常用组合逻辑电路)
1 三态电路 2 异或门及应用 3 加法器 4 算术逻辑单元 5 译码器 6 数据选择器
《计算机组成原理》
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态电路(三态输出门)：总线接口电路。TS门是 Three State Output Gate的缩写，是计算机中广泛使 用的特殊门电路。
第2章 计算机的逻辑部件(加法器) 思考题
1.设有n位数据相加，采用串行进位方法，设低位向高位的进位延迟时间为t1，1个全加 器完成加法的时间为t2，那么一次加法运算需要的时间为————。（(n-1)t1+t2） 2.某计算机字长64位，加法器每4位构成1个小组，每4个小组构成1个大组，全加器进 位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的延迟时间，大组内和大 组间的并行进位的延迟时间均为20ns，请回答完成一次加法运算的时间：
《计算机组成原理》
第2章 计算机的逻辑部件(常用组合逻辑电路)
组合电路：输出仅由输入决定，与电路当前状 态无关；电路结构中无反馈环路（无记忆）
I0 输 I1
入… … …
In-1
组 合 逻 辑 电 路
… …
Y0 Y1
…
输 出
Ym-1
Y0 f0 (I0 , I1,..., In1)
Y1
f1(I0 , . ..
《计算机组成原理》
简单串行级联的4位全加器如下图所示：
1111 +0001
将4个全加器相连可得4位加法器,但其加法时间长。因
为其位间进位是串行传送的。本位全加和Fi必须等低
位进位Ci-1来到后才能进行，加法时间与位数有关。只
有改变进位逐位传送的路径，才能提高加法器工作速
度。
《计算机组成原理》
解决办法之一是采用“超前进位产生电路”来同时形 成各位进位，从而实行快速加法。我们称这种加法 器为超前进位加法器。根据各位进位的形成条件， 可分别写出Ci的逻辑表达式：
C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0
C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0
《计算机组成原理》
当全加器的输入均取反码时，它的输出也均取反码。 （应用反演律采用与非、或非、与或非表示）将 上式改写成如下：
C1=P1+G1C0 C2=P2+G2P1+G2G1C0