计算机组成与结构第6章_总线系统
计算机组成原理第六章课件白中英版
66MHz的Pentium，基本非流水线总线周期
64÷2×66×106 bps＝264 MB/S
66MHz的Pentium，2-1-1-1猝发读周期
32÷5×66×106 B/S＝422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少?
STROBE*（选通）信号
•输出低有效，才能使打印机接收数据
ACK*（响应）信号
•打印机接收数据结束回送负脉冲响应信号
BUSY（忙状态）信号
•打印机忙于处理接收到的数据，不能接收新的数据
6.3.3 总线数据传送模式
读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送）
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信：将数据分解成二进制位用一条信号 线，一位一位顺序传送的方式
串行通信的优势：用于通信的线路少，因而在 远距离通信时可以极大地降低成本
通信协议（通信规程）：收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据：59H＝01011001B，偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 总线仲裁：决定当前控制总线的主设备
•集中仲裁：中央仲裁器负责 •分布仲裁：比较各个主设备仲裁号决定
某一时刻，只能有一个主设备控制总线， 其它设备此时可以作为从设备
计算机组成原理(简答题)
计算机组成原理(简单题)第一章概论1、计算机的应用领域：科学计算、数据处理、实时控制、辅助设计、通信和娱乐。
2、计算机的基本功能：存储和处理外部信息，并将处理结果向外界输出。
3、数字计算机的硬件由：运算器、控制器、存储器、输入单元和输出单元。
4、软件可以分成系统软件和应用软件。
其中系统软件包括：操作系统、诊断程序、编译程序、解释程序、汇编程序和网络通信程序。
5、计算机系统按层次进行划分，可以分成，硬件系统、系统软件和应用软件三部分。
6、计算机程序设计语言可以分成：高级语言、汇编语言和机器语言。
第二章数据编码和数据运算1、什么是定点数？它有哪些类型？答：定点数是指小数点位置固定的数据。
定点数的类型有定点整数和定点小数。
2、什么是规格化的浮点数？为什么要对浮点数进行规格化？答：规格化的浮点数是指规定尾数部分用纯小数来表示，而且尾数的绝对值应大于或等于1/R并小于等于1。
在科学计数法中，一个浮点数在计算机中的编码不唯一，这样就给编码带来了很大的麻烦，所有在计算机中要对浮点数进行规格化。
3、什么是逻辑运算？它有哪些类型？答：逻辑运算时指把数据作为一组位串进行按位的运算方式。
基本的逻辑运算有逻辑或运算、逻辑与运算和逻辑非运算。
4、计算机中是如何利用加法器电路进行减法运算的？答：在计算机中可以通过将控制信号M设置为1，利用加法器电路来进行减法运算。
第三章存储系统1、计算机的存储器可以分为哪些类型？答：计算机的存储器分成随机存储器和只读存储器。
2、宽字存储器有什么特点？答：宽字存储器是将存储器的位数扩展到多个字的宽度，访问存储器时可以同时对对个字进行访问，从而提高数据访问的吞吐量。
3、多体交叉存储器有什么特点？答：多体交叉存储器是由对个相互独立的存储体构成。
每个存储器是一个独立操作的单位，有自己的操作控制电路和存放地址的寄存器，可以分别进行数据读写操作，各个存储体的读写过程重叠进行。
4、什么是相联存储器？它有什么特点？答：相联存储器是一种按内容访问的存储器。
第六章 总线系统
数据线 地址线
BG0 BR0
设备接口0 排队器
设备接口1
25
§ 6.4 总线的时序
◆ 总线的定时
同步定时： 总线操作的各个过程由共用的总线时钟信号控制 适合速度相当的器件互连总线，否则需要准备好信号让快 速器件等待慢速器件 微处理器控制的总线时序采用同步时序 异步定时： 总线操作需要握手联络（应答）信号控制 数据传输的开始伴随有启动（选通或读写）信号 数据传输的结束有一个确认信号，进行应答 不需要统一的公共时钟信号，总线周期的长度可变。允许 快速和慢速的功能模块都能连接到同一总线上。
BS -总线忙 这种方式增加了设备地址线， BR-总线请求 数据线 但可以通过改变计数器的初值 来灵活地改变优先次序。 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
设备接口0
计算机组成原理
设备接口1
叶晓霞
…
设备接口n
24
③独立请求方式
总 线 控 制 部 件
BG-总线同意 BR-总线请求 优点：响应时间快， 对优先次序的控制灵活 BGn 缺点：线数多。 BRn BG1 当代总线标准普遍 BR1 采用独立请求方式
总线是构成计算机系统的互连机构，是多个系统功能 部件之间进行数据传送的公共通路。 其中系统总线构成包括：数据总线、地址
总线和控制总线。数据总线用来传送数据， 是双向的；地址总线用来传送主存与外设 一、总线的分类 的地址信息，是单向的；控制总线用来指 明数据传送的方向（存储器读／写、外设 单处理器系统中可分为内部总线、系统总线和 I/0总线。 读／写）、中断控制和定时控制等，控制 总线中的每一根是单向的。
计算机组成原理
叶晓霞
计算机组成原理第六章总线系统
数据传送以字符为单位，字符之间没 有固定的时间间隔，发送方和接收方 不需要使用相同的时钟信号。
总线的仲裁机制
集中仲裁
使用一个中央仲裁器来管理总线的访问，例如：计数器、链表或优先级队列。
分布仲裁
没有中央仲裁器，而是通过硬件电路或软件算法来实现总线的访问控制。
总线的数据传输方式
并行传输
数据在多个通道上同时传输，每个通道传输一部分数据。
确定总线的控制方式
根据总线上主设备和从设备的数量和通信需求，选择合适的总线控制 方式，如同步控制或异步控制。
确定总线的仲裁方式和优先级
根据总线上主设备的数量和通信需求，设计合适的仲裁方式和优先级 确定机制。
硬件实现
选择合适的芯片和元件
01
根据设计需求，选择合适的芯片和元件来实现总线系统的硬件
部分。
计算机组成原理第六章总线 系统
• 总线系统的概述 • 总线的基本工作原理 • 常见总线系统介绍 • 总线系统的应用与发展 • 实验与实践：设计一个简单的总线
系统
01
总线系统的概述
总线的定义与分类
定义
总线是连接多个部件的信息传输 线，是多个部件共享的传输介质 。
分类
根据传输方式，总线可分为单向 总线和双向总线；根据连接的部 件数目，总线可分为局部总线和 系统总线。
THANKS
感谢观看
总线系统的基本组成
总线控制器
负责协调各个部件的通信，管 理总线的使用。
数据总线
用于传输数据，通常由双向线 组成。
地址总线
用于传输地址信息，确定要访 问的内存单元或I/O端口。
控制总线
用于传输控制信号，如读写信 号、中断信号等。
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
计算机组成原理习题 第六章总线系统知识分享
计算机组成原理习题第六章总线系统第六章总线系统一、填空题：1.PCI总线采用A.______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.______相连。
2.SCSI是处于A.______和B.______之间的并行I/O接口，可允许连接C.______台不同类型的高速外围设备。
3.总线有A 特性、B 特性、C 特性、D 特性，因此必须E 。
4.微型计算机的标准总线从16位的A 总线发展到32位的B 总线和C 总线，又进一步发展到64位的D 总线。
二、选择题：1.计算机使用总线结构的主要优点是便于实现技术化，同时______。
A. 减少信息传输量B. 提高信息传输速度C. 减少了信息传输线的条数D. 减少了存储器占用时间2.描述PCI总线基本概念中正确的句子是______。
A.PCI总线的基本传输机制是猝发式传送B.PCI总线是一个与处理器有关的高速外围总线C.PCI设备一定是主设备D.系统中允许只有一条PCI总线3.描述PCI总线中基本概念表述不正确的是______。
A.PCI设备不一定是主设备B.PCI总线是一个与处理器有关的高速外围总线C.PCI总线的基本传输机制是猝发式传送D.系统中允许有多条PCI总线4.并行I/O标准接口SCSI中，一块适配器可以连接______台具有SCSI接口的设备。
A. 6B. 7C. 8D. 95.下面对计算机总线的描述中，确切完备的概念是______。
A.地址信息、数据信息不能同时出现B.地址信息与控制信息不能同时出现C.数据信息与控制信息不能同时出现D.两种信息源的代码不能在总线中同时传送6.SCSI接口以菊花链形式最多可连接______台设备。
A．7台 B．8台 C．6台 D．10台7.微型机系统中外设通过适配器与主板的系统总线相连接，其功能是___。
A. 数据缓冲和数据格式转换B.监测外设的状态C.控制外设的操作D. 前三种功能的综合作用8.计算机使用总线结构的主要优点是便于实现积木化,同时___。
计算机组成原理.各章例题
第一章计算机系统概论例1，冯·诺依曼机工作的基本方式的特点是什么?解：冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行指令。
冯·诺依曼机工作原理为：例2，Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。
现发展为多级cache体系，C. ______分设体系。
解：A. 高速缓冲B. 速度C. 指令cache与数据cache例3，完整的计算机应包括那些部分？解：完整的计算机应包括配套的硬件设备和软件系统。
例4，计算机系统的层次结构是怎样的？解：计算机系统的层次结构如图：第二章 运算方法和运算器例 1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？ (2)定点原码小数表示时，最大正数是多少？最大负数是多少？ 解：（1最大正数：数值 = （231 – 1）10最大负数： 数值 = -（231 – 1）10 （2）定点原码小数表示： 最大正数值 = （1 – 231 ）10最大负数值 = -（1–231 ）10例2.已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出例3.设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。
第6章系统总线
6.1.1 总线的基本概念
式或底板式总线，主板式总线是一种板级总线， 主要连接主机系统印刷电路板中的CPU和主存等 部件，因此也被称为处理器－主存总线，有的系 统把它称为局部总线或处理器总线。底板式总线 通常用于连接系统中的各个功能模块，实现系统 中的各个电路板的连接。典型的有PCI总线、 VME总线等。 I/O总线：这类总线用于主机和I/O设备之间或计 算机系统之间的通信。由于这类连接涉及到许多 方面，包括：距离远近、速度快慢、工作方式等， 差异很大，所以I/O总线的种类很多。
6.1.1 总线的基本概念
6.1.1 总线的基本概念
3.系统总线的组成 一个系统总线通常由一组控制线、一组数据线和一 组地址线构成。也有些总线没有单独的地址线，地 址信息通过数据线来传送，这种情况称为数据线和 地址线复用。 数据线用来承载在源部件和目的部件之问传输的 信息，这个信息可能是数据、命令、或地址（如 果数据线和地址线复用的话）。 地址线用来给出源数据或目的数据所在的主存单 元或I/O端口的地址。 控制线用来控制对数据线和地址线的访问和使用。
教学过程
6.1
系统总线的结构 6.2 总线的控制、数据传输和接口 6.3 常用总线
6.1系统总线的结构
计算机系统中存储器、CPU等功能部件之间必须互 联，才能组成计算机系统。 部件之间的互联方式: 分散连接：各部件之间通过单独的连线互联 总线连接：将各个部件连接到一组公共信息传输 线上。总线结构的两个主要优点是 灵活：体现在新加部件可以很容易地加到总线 上并且部件可以在使用相同总线的计算机系统 之间互换 低成本。 现代计算机普遍使用的是总线互联结构。
总线的信号线类型有专用和复用两种。
专用信号线就是指这种信号线专门用来传送某一
计算机组成原理第6章
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。
计算机组成原理第6版(白中英)第6章总线系统
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
总线系统
6.1.2 总线分类 1.按功能划分 按功能划分
（1）CPU内总线 CPU内总线 总线） CPU芯片内寄存器与算逻部件之间互连的总线。 ALU总线 CPU芯片内寄存器与算逻部件之间互连的总线。 ALU总线） 芯片内寄存器与算逻部件之间互连的总线 （ 单组数据线(单向、双向)或多组数据线，或多种总线。 单组数据线(单向、双向)或多组数据线，或多种总线。
5、总线标准
（1）什么是总线标准 对总线信号组成、信号引脚含义、信号电平等作统一规定。 对总线信号组成、信号引脚含义、信号电平等作统一规定。 （2）为何制定总线标准 便于灵活组成系统。 便于灵活组成系统。 （3）系统总线信号组成 电源、地址、数据、 电源、地址、数据、控制
时序：时钟、定时、应答 时序：时钟、定时、 数传控制：M读/写、IO读/写 数传控制： IO读 中断请求、响应 中断请求、 总线请求、响应 总线请求、 复位…… 复位
物理特性：指总线的物理连接方式，包括总线的根数，总 物理特性 线的插头、插座的形状，引脚线的排列方式等。 功能特性：描述总线中每一根线的功能。 功能特性 电气特性：定义每一根线上信号的传递方向及有效电平范 电气特性 围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号 叫输出信号(OUT)。 时间特性：定义了每根线在什么时间有效。规定了总线上 时间特性 各信号有效的时序关系，CPU才能正确无误地使用。
第6 章
总线系统 总线系统
6.1 总线的概念和结构形态 6.1.1 总线的定义、特点和实体 总线的定义、 总线是构成计算机系统的互连机构，是多个系统 功能部件之间进行数据传送的公共通路。 分时共享的信息传送线路 1、定义： 一组能为多个部件分时共享的信息传送线路。 定义： 一组能为多个部件分时共享的信息传送线路。 2、特点： 分时、共享。 特点： 分时、共享。 3、实体： 一组传送线与相应控制逻辑 实体：
第六章 IO接口和总线
1、缓冲器 74LS244
单路基本组成：
真值表 A
B
G#
0
A
1
B
1
0 G
1
0
高阻
0
状态
1A1 1A2
/1G 1A1 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND
1 2 3 4 5 6 7 8 9 10
1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4
244
20 19 18 17 16 15 14 13 12 11
需要输入设备送入信息，输出设备送出结果，这些输 入输出设备被称为外设。
通信：计算机（CPU）与外设间的数据、状态和控制
命令的交换过程统称为通信。
2、CPU与外设直接通信存在的问题 速度不匹配（CPU快，外设慢） 信号电平不匹配 （CPU使用TTL电平，外设多为机电设备） 信号格式不匹配 （CPU总线上为并行数字量，而外设有串行模拟量等） 时序不匹配 解决方案： 用I/O接口：把外设连接到CPU总线上的一组逻辑电 路的总称。用于协调外设与主机之间的信息交换。
2、译码的常用方法
线选法
利用一根地址线，产生指定的端口地址的选择信号。
A7
PORT1
当A7=1,选中PORT1，地址可为80H 当A6=1,选中PORT2，地址可为40H 当A5=1,选中PORT3，地址可为20H
A6
PORT2
对于PORT1，地址为81H，82H，83H
等仍可选中。
A5
PORT3
无条件输出电路例子 例：假设该端口号为
0# D0
80H，要想让0、2、4、
6号灯亮，如何编写
D1
1D 2D
《计算机系统结构》第六章IO系统
Left Symmetric Distribution
• Parity disk = (block number/4) mod 5 • Eliminate the parity disk bottleneck of RAID 4 • Best of large read and large write performance • Can correct any single self-identifying failure • Small logical writes take two physical reads and two physical writes. • Recovering needs reading all nonfailed disks
1. RAID0
– 数据分块，即把数据分布在多个盘上。 – 非冗余阵列、无冗余信息。 – 严格地说，它不属于RAID系列。
A
B
C
D
E
I
F
J
G
K
H
L
M
N
O
etc...
RAID0中的数据映射
逻辑盘 物理盘 0 物理盘 1 物理盘 2 物理盘 3
条带0
条带 1 条带 2 条带 3 条带 4 条带 5 条带 6 条带 7 阵列管理
实时性：在I/O设备提出中断、DMA等请求时，CPU 要及时响应，完成必要的I/O操作或控制。例如： Keyboard、Printer、COM、Mouse、定时器等。 与设备无关性：通过制定统一的接口标准(物理接口、 软件接口)，使得应用程序依据这一接口可以访问或 支持各种I/O设备。
I/O系统的层次结构
独立的地址和 1. 总线的设计 数据总线
数据总线 宽度
第六章 总线系统
总线结构——基本概念
CPU-CACHE 模块 存储器 模块 I/O 适配器 总线 控制器
数据传送总线（数据线、地址线、控制线）
仲裁总线
中断和同步总线 公用线
2016年11月14日1时24分 22
系统总线——总线接口
• 信息的传送方式 – 串行传送 在串行传送时，按顺序来传送表
示一个数码的所有二进制位(bit)的脉冲信号， 每次一位，被传送的数据需要在发送部件进行 并－－串变换，这称为拆卸，反之称为装配。 – 并行传送 对每个数据位都需要单独一条传 输线。信息有多少二进制位组成，就需要多少 条传输线，从而使得二进制数“0”或“1”在不 同的线上同时进行传送。
2016年11月14日1时24分
41
思考作业
• P235 • 1-20
2016年11月14日1时24分
42
I/O (Input-Output)总线与扩展槽
总线是计算机中的传输数据信号的通道，按并行方式传输信息。
微处理器 存储器 接口电路 外部设备
扩展槽的作用
I/O总线
输入/输出：
数据总线 控制总线 地址总线
主存 外设 256 64K
主存->存储总线-> AB=16->64K 外设->系统总线->AB=8 ->256字节
2016年11月14日1时24分 15
• 指令系统： • CPU访问主存、外设的指令由于总线的结 构不同而不同。 • 例：单总线：主存-外设统一编址 • 所以只有一条指令，如： • MOV A，0000H； A<-主存 • MOV A，FFE0H；A<-外设
2016年11月14日1时24分 31
系统总线——总线的仲裁、定时和数据传送模式
第六章总线(含练习题)
6.2 总线结构
系统总线
IOP (通道)
CPU 存储 总线
主存
I/O总线
I/O接口
…
I/O接口
I/O设备 1
…
I/O设备 n
三总线结构框图
多用于大、中型计算机系统； 可发展为多总线结构。 系统吞吐能力强； 以硬件为代价。
第六章 总线
6.3 总线控制 • 解决总线结构必须面对的两个问题— 一是总线争用时的仲裁； 二是通信的双方如何在时间上协调。 • 具体完成这些任务的是总线控制器。 6.3.1 总线判优控制 一、主设备和从设备的概念 • 按总线上所连接的设备对总线有无控 制功能分— • 主设备(主方、主模块)：
6.3 总线控制
• 优先次序体现在距离集中仲裁器的远 近； • 具体的查询电路略(见第八章)。 ( 3 )链式查询的特点 • 需要很少的信号线可以完成按既定优 先次序的总线仲裁； • 易于扩充设备； • 故障敏感； • 优先级安排可能造成低级别设备总是 用不上总线。
思考：计数器定时查询6.3 2.计数器定时查询方式中控制线的条数--
6.1 总线概述
教材P.213/185【例1】( 1 )某总线在一个总 线周期中并行传送4个字节的数据，假 设一个总线周期等于一个时钟周期，总 线时钟频率是33MHz，总线带宽是多 少？ 解答：用Dr表示总线带宽；总线时钟周期 为T=1/f；一个总线周期传送的数据量表 示为D；依据定义有： Dr=D/T=D×f=4B×33×106/s =132MB/s (若一个总线周期由4个T构成，总线带宽 是多少？)
6.3 总线控制
6.3 总线控制
例2：在异步串行传输系统中，若字符格 式为：1个起始位、8个数据位、1个奇 校验位、1个终止位，假设波特率为 1200bps，求这时的比特率。 解答： • 比特率为— 1200×（8/11）=872.73比特
计算机组成原理 总线系统
单机系统的总线结构： 1. 单总线结构
2. 多总线结构
1.单总线结构 使用单一的系统总线连接CPU、主存和I/O设备
系统总线
CPU
主存
设备 适配器
设备 适配器
此时要求连接到总线上的逻辑部件必须高速运行，以便在 某些设备需要使用总线时能迅速获得总线控制权；而当不再使 用总线时，能迅速放弃总线控制权
二是和外设的接口，适配器和外设的数据交换可能是并行方式， 也可能是串行方式——适配器分为串行数据接口和并行数据 接口两大类 【例2】 利用串行方式传送字符，每秒钟传送的比特(bit)位数常 称为波特率。假设数据传送速率是120个字符/秒，每一个字 符格式规定包含10个bit(起始位、停止位、8个数据位)，问传 送的波特率是多少?每个bit占用的时间是多少? 【解】： 波特率为：10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数： Td=1/1200=0.833ms
(4).转换--接口可以完成任何要求的数据转换，如并－串转换或 串－并转换
(5).整理--接口可以完成一些特别的功能，如在需要时可修改字 计数器或当前内存地址寄存器 (6).程序中断--每当外围设备向CPU请求某种动作时，接口即发生 一个中断请求信号到CPU
5. 适配器的两面性——必有的两个接口： 一是和系统总线的接口，CPU和I/O接口模块的数据交换一定 是并行方式
2. pentium计算机主板的总线结构——三层次多总线 (1) CPU总线：也称CPU-存储器总线 ——64位数据线和32位地址线的同步总线 总线时钟频率为66.6MHz(或60MHz) 主存扩充容量以内存条形式插入主板有关插座来实现 CPU总线还接有L2级cache 主存控制器和cache控制器芯片管理CPU对主存和cache的存取 CPU是该总线的主控者，但必要时可放弃总线控制权 从传统的观点看，CPU总线可看成是CPU引脚信号的延伸
计算机组成原理习题答案6
第6章习题参考答案1．比较单总线、多总线结构的性能特点。
答：单总线结构：它是用单一的系统总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。
其结构如图所示。
单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。
所以总线资源是由各大功能部件分时共享的。
单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。
故多为小型机和微型机采用。
CPU内存设备接口设备接口…系统总线多总线结构：多总线结构是通过桥、CPU总线、系统总线和高速总线彼此相连，各大部件的信息传送不是只通过系统总线；体现了高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。
2．说明总线结构对计算机系统性能的影响。
答：(1)简化了硬件的设计。
从硬件的角度看，面向总线是由总线接口代替了专门的I/O接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定XXXCPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
(2)简化了系统结构。
整个系统结构清晰，连线少，底板连线可以印刷化。
(3)系统扩充性好。
一是规模扩充，二是功能扩充。
规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。
插件插入机器的位置往往没有严格的限制。
这就使系统扩充既简单又快速可靠，而且也便于查错。
(4)系统更新性能好。
因为CPU、存储器、I/O接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。
计算机组成原理习题 第六章
第六章一．填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线，按传输内容不同，又可分为、和，分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指，从模块是指。
5. 同步通信的主要特点是，一般用于场合；异步通信的特点是，一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中，通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同，总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下，采用计数的方式，可使每个设备使用总线的优先级相等。
二．选择题1.系统总线中，划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B．总线的传输方向C．总线的传输内容D．总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B．用于选择进行信息传输的设备C．用于指定主存单元和I/O设备接口电路的地址D．用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据4.一个计算机系统有以下I/O通道：①字节多路通道，带有传输速率为1.2KB/s的CRT终端5台，传输速率为7.5KB/s 的打印机2台；②选择通道，带有传输速率为1000KB/s的光盘一台，同时带有传输速率为800KB/s的温盘一台；③数组多路通道，带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B．2421C．2621 D．32215.对于低速输入输出设备，应当选用的通道是。
A. 数组多路通道B．字节多路通道C．选择通道D．DMA专用通道6.总线的从设备指的是。
计算机组成与系统结构第六章答案
第六章中央处理器2. 简单回答下列问题。
（参考答案略）（1）CPU的基本组成和基本功能各是什么？（2）取指令部件的功能是什么？（3）控制器的功能是什么？（4）为什么对存储器按异步方式进行读写时需要WMFC信号？按同步方式访问存储器时，CPU如何实现存储器读写？（5）单周期处理器的CPI是多少？时钟周期如何确定？为什么单周期处理器的性能差？元件在一个指令周期内能否被重复使用？为什么？（6）多周期处理器的设计思想是什么？每条指令的CPI是否相同？为什么在一个指令周期内某个元件可被重复使用？（7）单周期处理器和多周期处理器的控制逻辑设计的差别是什么？（8）硬布线控制器和微程序控制器的特点各是什么？（9）为什么CISC大多用微程序控制器实现，RISC大多用硬布线控制器实现？（10）水平型微指令和垂直型微指令的基本概念和优缺点是什么？（11）CPU检测内部异常和外部中断的方法有什么不同？3. 在书中图6.9中，假定总线传输延迟和ALU运算时间分别是20ps和200ps，寄存器建立时间为10ps，寄存器保持时间为5ps，寄存器的锁存延迟（Clk-to-Q time）为4ps，控制信号的生成延迟（Clk-to-signal time）为7ps，三态门接通时间为3ps，则从当前时钟到达开始算起，完成以下操作的最短时间是多少？（1）将数据从一个寄存器传送到另一个寄存器（2）将程序计数器PC加1参考答案：（1）寄存器的锁存延迟与控制信号的生成延迟的时间重叠，且Clk-to-signal time> Clk-to-Q time，所以完成寄存器传送的时间延迟为：7+3+20+10=40ps。
（2）分两个阶段：PC+1→Z ：7+3+20+200+10=240ps；Z→PC：7+3+20+10==40ps寄存器保持时间用来作为时间约束。
4. 图6.30给出了某CPU内部结构的一部分，MAR和MDR直接连到存储器总线（图中省略）。
计算机组成原理系统总线
第六章系统总线第一节总线的基本概念一、总线的分类1．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。
2．系统总线：连接计算机系统中各个功能模块或设备的总线，作为计算机硬件系统的主干。
3．内部总线：连接CPU内部各部件的总线。
4．总线的分类：①按传送格式分为：串行总线、并行总线；②按时序控制方式分为：同步总线、异步总线；③按功能分为：系统总线、CPU内部总线、各种局部总线。
④按数据传输方向分为：单工总线和双工总线，双工总线又分为半双工总线和全双工总线。
历年真题1．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。
（2001年）2．下列说法中正确的是（）。
（2003年）A．半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上轮流传输信息B．半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上同时传输信息C．半双工总线可以在两个方向上轮流传输信息，全双工总线可以在两个方向上同时传输信息D．半双工总线可以在两个方向上同时传输信息，全双工总线可以在两个方向上轮流传输信息【分析】根据总线上信号的传递方向，总线可分为单向传输（单工）总线和双向传输（双工）总线，而双工总线又可分为半双工总线和全双工总线。
其中单工总线只能向一个方向传递信号，半双工总线可以在两个方向上轮流传递信号，全双工总线可以在两个方向上同时传递信号。
【答案】C二、总线的信息传输方式1．串行传输：是指数据的传输在一条线路上按位进行。
（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）。
在串行传输时，被传输的数据在发送设备中进行并行到串行的变换，在接收设备中进行串行到并行的变换。
2．并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。
3．复合传输：又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2016年11月18日星期五
南桥
33
基于PCI总线的系统结构图
处理器总线
CPU
Cache 控制器 内存控制器
处理器总线与主PCI 总线桥接器
主桥
内存 存储器 DRAM 总线
高速缓存 Cache 主PCI总线
PCI 显卡 PCI SCSI卡
2016年11月18日星期五 19
现代总线
多采用标准总线 与结构、CPU、技术无关； 又被称为底板总线。 现代总线可分为四个部分： 数据传送总线 地址线、数据线、控制线； 仲裁总线
总线请求线、总线授权线；
中断和同步总线
中断请求线、中断认可线；
公用线
时钟信号、电源等；
第6章 总线系统
目录
6.1 总线的概念和结构形态 ——理解 6.2 总线接口 ——了解
6.3 总线的仲裁——理解 6.4 总线的定时和数据传送模式 ——了解 6.5 HOST总线和PCI总线 ——了解 6.6 InfiniBand标准 ——了解
2016年11月18日星期五
2
考研大纲要求
2016年11月18日星期五 16
三总线结构的又一形式
局部总线
CPU
主存 局部I/O控制器
Cache
系统总线
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
2016年11月18日星期五 17
多总线结构
2016年11月18日星期五
18
6.1.3 总线的内部结构
早期总线内部结构 实际是CPU芯片 引脚的延伸； 早期总线的不足 CPU是总线上惟 一的主控者。 总线结构与CPU 紧密相关，通用 性较差。
信号分布与功能含义大致与 PC总线相同；
后36管脚的短插槽
ISA总线新增，分为C、D列，各18个管总线插槽
同一类型的 插槽都是相 通的，板卡 可以插入其 中任何一个 槽中。
2016年11月18日星期五
27
ISA声卡
2016年11月18日星期五
28
2016年11月18日星期五 20
6.1.4 总线结构实例
系统总线
CPU
PCI总线 连接快速外设 32位/64位总线宽度 33.3MHz
CPU-存储器总线， 64位DB、32位AB， 66.6MHz
存储器
PCI 桥
何谓“桥”？ 具有缓存、转换、控 制功能的逻辑电路
标准总线 33 MHz的32位数据通路 控制器
(一) 总线概述 1. 总线的基本概念
2. 总线的分类
3. 总线的组成及性能指标 (二) 总线仲裁 1. 集中仲裁方式 2. 分布仲裁方式 (三) 总线操作和定时 1. 同步定时方式 2. 异步定时方式 (四) 总线标准
2016年11月18日星期五 3
6.1 总线的概念和结构形态
6.1.1总线的基本概念 6.1.2总线的连接方式 6.1.3总线的内部结构 6.1.4总线结构实例
M.M 扩展板 I/O 插件板
BUS
2016年11月18日星期五
8
1、总线的特性
物理特性 总线的位数，总线插头、插座的形状，引脚的排列方式等； 功能特性
确定每一根总线的名称、定义、功能与逻辑关系等，如传送 数据、地址、控制信号；
电气特性
规定每一根总线上信号的传送方向及有效电平范围等内容；
DMA 页面寄存器
25
ISA总线
16位的总线结构，并保持了对8位总线的兼容性；
主板上也是8个扩展槽；
扩展槽既可以插入16位板卡，也可以插入8位板卡； 总线时钟与CPU时钟均为6~12MHz，访存周期至少3个时钟 周期，总线带宽约为4~8MB/s； ISA总线设计为长短插槽形式； 前62管脚的长插槽
双总线结构
系统内的所有部件均由系统总线连接；在CPU和主存之间再 专门设置了一组高速的存储总线。 系统总线
CPU
存储总线
主存
设备 适配器
设备 适配器
特点：
保持了单总线的优点（简单、易扩充）；
减轻了系统总线的工作负担，使CPU工作效率有所提高； 但增加了硬件成本。
2016年11月18日星期五 15
PCI桥
PCI与PCI 桥接器
标准 总线桥
PCI与ISA 桥接器
PCI与EISA 桥接器
次PCI总线
LAN I/O 控制器
2016年11月18日星期五
ISA总线
I/O支持 MODEM 控制器 软盘
地址总线
单向，三态总线，用于传送地址信息；
其位数决定可直接寻址的范围； 数据总线 双向，三态总线，用于传送数据信息 ； 其位数有8位、16位、32位、64位等；
控制总线
传送控制、状态信息； 其类型决定计算机的特色；位数不定。
2016年11月18日星期五 6
按连接部件分类的总线
内部总线
各芯片内部逻辑器件的连接总线；
局部总线 CPU与其他部件的连接总线； 介于CPU内部总线和系统总线之间，可高速传输数据； 系统总线
计算机各功能部件的连接总线；
通信总线（IO总线） 微机系统与微机系统、其他设备之间的连接总线；
2016年11月18日星期五 7
总线的物理实现
CPU 插件板
32
PCI系统结构
PCI总线中提出了“桥”的概念 “桥”——连接两条总线，使总线之间互相通信； PCI总线是在CPU和原来的系统总线之间插入的一级总线， 由一个桥接电路实现对这一层的管理，并实现上下之间的 接口以协调数据的传送。 桥的类型
主桥：连接CPU和基本PCI总线，也称为“北桥”；
2016年11月18日星期五 13
单总线结构
系统内的所有部件均由系统总线连接；
系统总线
CPU
主存
优点： 各部件之间可直接进行通信；系统易于扩充； 缺点： 总线负载重； 若有慢速设备，则会产生较大的时间延迟，降低系统的工 作效率。
2016年11月18日星期五 14
设备 适配器
设备 适配器
2016年11月18日星期五
4
6.1.1 总线的基本概念
总线 构成计算机系统的互联机构，是系统内各功能部件之间进行 信息传送的公共通路。 总线的分类 按传送的信息分
数据总线、地址总线、控制总线
按连接部件分
内部总线、局部总线、系统总线、通信总线
2016年11月18日星期五
5
按传送信息分类的总线
= 4B×33×106/s=132MB/s
(2)如果一个总线周期中并行传送64位数据，总线时钟频率升 为66MHz，则总线带宽是多少?
总线带宽Dr = D×f = 8B×66×106/s = 528MB/s
2016年11月18日星期五 12
6.1.2 总线的连接方式
适配器：又称接口 实现高速CPU与低速外设之间工作速度上的匹配和同步， 并完成计算机和外设之间的所有数据传送和控制。 单机系统中，总线结构的三种基本类型： 单总线结构 使用一条单一的系统总线来连接CPU、内存和I/O设备。 双总线结构 在CPU和主存之间专门设置了一组高速的存储总线。 三总线结构 在各外部设备与通道之间增加一组I/O总线。 多总线结构 通过桥将多总线彼此相连。
2016年11月18日星期五 22
总线技术的发展历程
PC/XT总线
2016年11月18日星期五
23
PC/XT总线
早期PC/XT微机配套的8位系统总线，也称为PC总线；
主板上包括8个PC/XT总线扩展槽；
主板时钟频率为14.3128MHz； CPU时钟为4.77MHz，最快的访存周期由4个时钟周期构 成，总线带宽约为1MB/s； PC/XT总线扩展槽包括62个管脚； CPU引脚经过8282、8286、8288、8259、8237等芯片组 合而成； 右侧为A列，左侧为B列，各31个管脚，包括地址线、数 据线、控制线、状态线、辅助线与电源线五类；
总线时钟频率33MHz/66MHz； 支持突发式传送，最大数据传输速率528MB/s；
能自动识别外设，硬件插卡自动识别、配臵，即插即用；
独特的中间缓冲器设计方式，独立于 CPU，并将CPU子系 统与外设分开；
支持多主设备系统；
2016年11月18日星期五 31
PCI插槽
2016年11月18日星期五
2016年11月18日星期五
29
EISA总线
EISA总线是ISA总线的扩展
ISA² å ° å
数据总线从16位变为32位， 地址总线从24位变为32位；
增加了突发式传送（Burst Transfer，又称猝发式传送）； 支持多处理器的高性能32位 标准总线。 EISA总线扩展槽的插脚分上、下两层； 上层同ISA总线的兼容；
三总线结构
系统总线负责连接CPU、主存、I/O通道；存储总线负责连接 CPU与主存；I/O总线负责连接各I/O适配器。 系统总线 存储总线
CPU
主存
IOP
I/O总线 特点： 设备适配器 设备适配器 设臵了通道，对外设进行统一的管理，分担了CPU的工作。 提高了CPU工作效率，同时也最大限度的提高外设的工作 速度。 但硬件成本进一步增加。
按总线标准设计的接口是通用接口。
2016年11月18日星期五 10
3、总线的性能指标
总线宽度 一次总线操作中，最多可传送的数据位数。 总线周期
一次总线操作所需要的最小间隔时间。
总线周期与总线的时钟频率成反比，即T=1/f 总线带宽 单位时间内通过总线的数据位数，总线的数据传输率； 单位一般为MB/s。
时间特性 总线上各信号有效的时序关系；
2016年11月18日星期五 9