数电期末复习题学生版
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。
数电期末考试试题及答案
数电期末考试试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是以下哪三种？A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案：A2. 下列哪个不是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案：A3. 触发器的主要用途是什么？A. 存储信息B. 放大信号C. 转换信号D. 滤波答案：A4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案：D5. 一个4位二进制计数器的最大计数范围是多少？A. 8B. 16C. 32D. 64答案：B6. 以下哪个是同步时序逻辑电路的特点？A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案：C7. 一个D触发器的输出Q与输入D的关系是？A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案：A8. 以下哪个是数字电路设计中常用的优化方法？A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案：B9. 布尔代数的基本运算有哪些？A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案：A10. 以下哪个是数字电路中常用的存储元件？A. 电容B. 电感C. 电阻D. 二极管答案：A二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，可靠性高，易于集成，功耗相对较低。
模拟电路则在信号处理方面更为灵活，但容易受到噪声干扰，集成度相对较低。
2. 解释什么是时序逻辑电路，并给出一个例子。
答案：时序逻辑电路是一种具有存储功能的数字电路，其输出不仅取决于当前的输入，还取决于电路的历史状态。
数电期末考试题及答案
数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 4答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 任何时刻输出仅由该时刻的输入决定答案：B4. 一个4位二进制计数器可以计数到（）。
A. 8B. 16C. 15D. 14答案：B5. 一个D触发器的特点是（）。
A. 有两个稳定状态B. 只有一个稳定状态C. 没有稳定状态D. 以上都不是答案：A6. 在数字电路中，以下哪个不是基本的门电路？（）。
A. 与门B. 或门C. 非门D. 异或门答案：D7. 一个3线-8线译码器可以译码（）种不同的输入。
A. 3B. 8C. 6D. 7答案：B8. 一个8位寄存器可以存储（）位二进制数。
A. 8B. 16C. 32D. 64答案：A9. 以下哪个是同步时序电路的特点？（）A. 电路的输出仅依赖于当前的输入B. 电路的输出依赖于当前的输入和电路的历史状态C. 电路的输出不依赖于输入D. 电路的输出仅依赖于电路的历史状态答案：B10. 一个JK触发器可以表示（）种不同的状态。
A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个基本的与门电路有_____个输入端和一个输出端。
答案：22. 一个4位二进制计数器的计数范围是从0到_____。
答案：153. 一个D触发器在时钟信号的上升沿到来时，其输出Q将与输入D保持_____。
答案：一致4. 在数字电路中，一个3线-8线译码器的输出是_____进制的。
答案：二5. 一个8位寄存器可以存储的最大十进制数是_____。
答案：2556. 一个JK触发器在J=0，K=0时，其状态将保持_____。
数电期末考试试卷及答案
一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。
2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。
3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。
4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。
5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。
6)TTL 反相器的阈值电压为V TH =1.4V 。
若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。
7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。
8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。
9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。
10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。
11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。
图（1-3）中555定时器接成的是施密特触发器。
√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。
数字电子技术基础期末试题及答案
数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。
在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。
）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数电期末考试题及答案解析
数电期末考试题及答案解析一、选择题1. 在数字电路中，最基本的逻辑关系是（）。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：C解析：在数字电路中，最基本的逻辑关系是反相器（非逻辑），它是所有其他逻辑门的基础。
2. 下列哪个不是组合逻辑电路的特点？（）A. 无记忆功能B. 输出只依赖于当前输入C. 输出可以延迟输入D. 结构简单答案：C解析：组合逻辑电路的特点是无记忆功能，输出只依赖于当前输入，结构简单，而输出不能延迟输入。
3. 触发器的主要用途是（）。
A. 实现组合逻辑B. 实现时序逻辑C. 作为放大器使用D. 作为电源答案：B解析：触发器是一种具有记忆功能的电路元件，主要用于实现时序逻辑。
二、填空题1. 一个4位二进制计数器可以计数到 _________ 。
答案：15解析：4位二进制计数器的计数范围是从0到2^4-1，即从0到15。
2. 一个D触发器的Q端在时钟信号的上升沿触发时，Q端输出的是_________ 。
答案：D输入端的当前状态解析：D触发器在时钟信号的上升沿触发时，Q端输出的是D输入端的当前状态。
三、简答题1. 解释什么是同步时序逻辑电路和异步时序逻辑电路的区别。
答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，触发器在时钟信号的上升沿或下降沿同时触发。
而异步时序逻辑电路中的触发器没有统一的时钟信号，触发器的触发时间取决于输入信号的变化。
解析：同步时序逻辑电路的优点是设计简单，易于实现同步操作，但可能存在时钟偏斜和传播延迟问题。
异步时序逻辑电路的优点是不受时钟信号限制，可以灵活设计，但设计复杂，难以实现大规模集成。
四、计算题1. 假设有一个4位二进制计数器，初始状态为0000，求在经过10个时钟周期后计数器的状态。
答案：1010解析：4位二进制计数器从0000开始计数，每经过一个时钟周期，计数器的状态依次为0001、0010、0011、0100、0101、0110、0111、1000、1001、1010。
数电期末考试试卷
数电期末考试试卷一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算2. 以下哪个不是组合逻辑电路的特点？A. 输出只与当前输入有关B. 输出与输入的过去状态有关C. 没有反馈回路D. 可以并行工作3. 触发器的主要用途是：A. 实现逻辑运算B. 存储二进制数据C. 作为放大器使用D. 进行信号调制4. 在数字电路中，同步计数器和异步计数器的主要区别是：A. 同步计数器的时钟频率更高B. 异步计数器的计数速度更快C. 同步计数器的输出是同步的D. 异步计数器的计数过程是连续的5. 下列哪个不是数字电路的优点？A. 抗干扰能力强B. 集成度高C. 功耗大D. 易于实现大规模集成电路6. 以下哪个是数字电路中常用的时钟信号？A. 正弦波B. 方波C. 锯齿波D. 三角波7. 以下哪个不是数字电路中常用的存储元件？A. 触发器B. 寄存器C. 计数器D. 锁存器8. 在数字电路中，布尔代数的基本运算不包括：A. 与B. 或C. 非D. 加9. 以下哪个是数字电路中实现数据传输的常用方式？A. 并行传输B. 串行传输C. 模拟传输D. 无线传输10. 以下哪个是数字电路中实现数据存储的常用方式？A. 静态RAMB. 动态RAMC. 只读存储器D. 所有选项都是二、填空题（每空1分，共10分）11. 数字电路中最基本的逻辑门是______和______。
12. 一个4位二进制数可以表示的最大十进制数是______。
13. 一个3位二进制计数器的最大计数值是______。
14. 在数字电路中，一个8位的寄存器可以存储的二进制数据量是______位。
15. 布尔代数中的德摩根定律指的是非（A与B）等价于______与______。
三、简答题（每题5分，共10分）16. 简述数字电路与模拟电路的主要区别。
17. 描述同步计数器和异步计数器的工作原理及其应用。
数电期末考试题及答案
数电期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电路的特点？A. 精度高B. 抗干扰能力强C. 体积大D. 可靠性高答案：C2. 数字信号的特点是什么？A. 连续变化B. 离散变化C. 模拟变化D. 随机变化答案：B3. 逻辑门电路中最基本的逻辑关系是？A. ANDB. ORC. NOTD. XOR答案：C4. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 可以进行复杂的逻辑运算答案：B5. 触发器的主要功能是什么？A. 放大信号B. 存储信息C. 转换信号D. 滤波答案：B6. 以下哪个不是数字电路设计中的优化目标？A. 减小功耗B. 提高速度C. 增加成本D. 减少面积答案：C7. 在数字电路中，同步信号的主要作用是什么？A. 同步时钟B. 同步数据C. 同步电源D. 同步信号源答案：A8. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 计数器D. 译码器答案：C9. 以下哪个不是数字电路中的编码方式？A. 二进制编码B. 格雷码编码C. 十进制编码D. BCD编码答案：C10. 以下哪个是数字电路中的存储元件？A. 电阻B. 电容C. 电感D. 逻辑门答案：B二、填空题（每空2分，共20分）1. 数字电路中最基本的逻辑运算包括________、________和________。
答案：与、或、非2. 一个完整的数字系统通常包括________、________、________和输入/输出设备。
答案：算术逻辑单元、控制单元、存储器3. 在数字电路中，________是用来表示信号状态的最小单位。
答案：位（bit）4. 一个二进制数的位数越多，其表示的数值范围________。
答案：越大5. 触发器的输出状态取决于________和________。
答案：当前输入、前一状态6. 同步计数器与异步计数器的主要区别在于________是否受时钟信号的控制。
数电期末试题及答案
数电期末试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出具有记忆功能C. 没有反馈回路D. 可以并行处理数据答案：B3. 触发器的主要用途是：B. 存储一位二进制信息A. 进行算术运算C. 执行逻辑判断D. 转换模拟信号答案：B4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 集成度高C. 功耗低D. 可实现复杂的功能答案：D5. 下列哪个是同步时序逻辑电路的特点？A. 所有触发器的时钟信号相同B. 所有触发器的时钟信号不同C. 没有统一的时钟信号D. 触发器之间存在反馈回路答案：A二、填空题（每空2分，共20分）1. 一个完整的数字系统包括________和________。
答案：组合逻辑部分；时序逻辑部分2. 布尔代数的基本运算有________、________和________。
答案：与；或；非3. 一个D触发器具有________个稳定状态。
答案：24. 一个4位二进制计数器可以计数到________。
答案：155. 一个8位的寄存器可以存储________位二进制数。
答案：8三、简答题（每题10分，共30分）1. 简述什么是同步时序逻辑电路，并给出其与异步时序逻辑电路的区别。
答案：同步时序逻辑电路是指电路中所有触发器的时钟信号都是同步的，即所有触发器在相同的时钟脉冲下更新状态。
与异步时序逻辑电路相比，同步时序逻辑电路具有更少的时钟偏斜，设计更简单，但可能存在竞争冒险问题。
2. 解释什么是冒险和竞争冒险，并说明它们的区别。
答案：冒险是指在逻辑电路中，由于电路的延迟，输出在稳定状态之间短暂地出现不确定状态的现象。
竞争冒险是指由于电路中存在多条路径到达某个逻辑门，不同路径的延迟时间不同，导致输出在稳定状态之间出现不确定状态的现象。
数字电子技术基础期末复习题
2、分析如下图所示电路，写出其真值表和最简表达式。
⑴（该题不写真值表，只求最简表达式） ⑵3、分析如下图所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？Y 1Y2 Y 3Y 4A B五其他1、设计一个检验电路，当输入的四位二进制数A、B、C、D为8421BCD码时，输出Y为1，否则Y为0。
（要求写出设计步骤并画电路图）复习1部分参考答案一、判断题1．√ 2．√ 3．× 4．× 5．× 6．× 7．√ 8．√ 9．√ 10．× 二、选择题1．C 2．AD 3．C 4．D 5．D 6．D 7．B 8．C 9．D 10．A 三、填空题1、代入规则 对偶规则 反演规则2、集电极开路门 线与3、2 84、移位 数码5、回差 电压滞后 脉宽6、存储容量 存取时间7、采样 保持 量化 编码8、存储单元的总和、 215×4 四、电路分析计算题1、⑴ BC A F +'=1（7分）；⑵D B C F ''+'=22、⑴ B A Y ''=1；B A Y '=2；B A Y '=3；AB Y =4 ⑵C B C A L ''+'=；３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ，约束条件是 __。
5、若存储器的容量是256×4 RAM ，该RAM 有 __ _存储单元，有 字，字长___ __位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________。
7、若令JK 触发器的J=K=T 则构成的触发器为___ ____。
8、如图1所示，Y= 。
图1图29、如图2所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = 。
11、组合逻辑电路的特点是_________、___________，与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的___ ____；还与电路 有关。
数字电路期末复习(含答案)
数字集成电路一、 填空题1. “全1出0，有0出1”描述的逻辑关系是 与非逻辑 。
2. 101ABC =时，函数C B AB Y +=之值为Y = 1 。
3. 逻辑函数的表示方法有 真值表 、 逻辑表达式、 逻辑图 、 波形图 、卡诺图五种。
4. A B +=，AB =，A AB += A +B ，AB AB += A 。
5. 常用的集成组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。
6. 编码器的功能是将输入信号转化为 二进制代码输出 。
7. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。
所以时序电路具有 记忆 性。
8. 计数器的主要用途是对脉冲进行 计数 ，也可以用作 分频 和 定时 等。
9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n-1 。
10. 寄存器可分成 数码 寄存器和 移位 寄存器。
11. 寄存器主要用来暂时存放 数码或信息 ，是一种常用的时序逻辑部件。
12. 一个触发器可以构成 1 位二进制计数器，它有 2 种工作状态，若需要表示n 位二进制数，则需要 n 个触发器。
13. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 同步计数器 。
14. 施密特触发器具有 回差 现象，又称 滞回 特性。
15. 单稳态触发器最重要的参数为 脉冲宽度 ；多谐振荡器最重要参数为振荡周期 。
16. 常见的脉冲产生电路有 多谐振荡器 ，常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。
17. 施密特触发器有 两 个稳态，单稳态触发器有 一 个稳态，多谐振荡器有零 个稳态。
18. 单稳态触发器输出脉冲宽度由 定时元件参数 决定；而施密特触发器输出脉冲宽度由 输入信号 决定。
19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器 等。
二、 选择题1. Y ABC AC BC =++，当1A C ==时， D 。
《数字电子技术》复习题.docx
《数字电子技术》复习题(一)一、填空题1 •数制转换：(143 )10= ( )2 = ( )8。
2 •按逻辑功能的不同特点，数字电路可分为________ 和—一两大类。
3. 8线—3线编码器是由_ _位二进制数表示_ _个信号的编码电路。
4 •同步D触发器的特性方程为_ _。
5. 时序逻辑电路的逻辑功能可以用_ _、和_ 一等方程式表示。
二、单项选择题1. (33)10转化为二进制是(—_)2。
(A) 100001 ; (B) 10001 ; (C) 100010 ; (D) 10000012. 下列各式中，为四变量A、B、C、D最小项的是：_ -。
(A) ABCD ; (B) AB(C+D) ; (C) A +B+C+ D ; (D) A+B+C+D3. _____________________________________________________ 8421 BCD码译码器的数据输入线与译码输出线的组合是______________________________ 。
(A) 4 : 6 ; (B) 1 : 10 ; (C) 4 : 10 ; (D) 2 : 44. _______________________________ 四个逻辑变量的取值组合共有。
(A) 8 ; (B) 16 _ ; _ (C) 4 ; (D) 155. __________________________________________________________ 已知逻辑函数γ = A B∙A B ,函数值为1的A, B取值组合是：_______________________ 。
(A) 00, 11 ; (B) 01, 00 ; (C) 01, 10 ; (D) 01, 116. _______________________ 组合逻辑电路通常由组合而成。
(A)门电路；(B)触发器；(C)计数器；(D) 存储电路7. 若在编码器中有50个编码对象，则其输出二进制代码位数应为位。
数电复习资料(含答案)期末考试
数电第一章一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B。
5421BCD码C。
余三码D。
格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D。
格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B。
２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101 B.0010 0101 C.100101 D。
101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.(256）10 B。
（127）10 C。
（FF）16 D。
（255)106．与十进制数（53。
5)10等值的数或代码为。
A.（0101 0011。
0101)8421BCDB.(35。
8)16C。
（110101.1）2D.（65。
4）87．矩形脉冲信号的参数有。
A。
周期B。
占空比 C.脉宽D。
扫描期8．与八进制数（47.3)8等值的数为：A. (100111.011）2B.(27.6）16C。
（27.3）16 D. (100111。
11）29。
常用的B C D码有。
A。
奇偶校验码B。
格雷码C。
8421码D。
余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D。
抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0。
5。
（）2。
8421码1001比0001大。
( ）3。
数字电路中用“1"和“0”分别表示两种状态，二者无大小之分.（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数(18)10小。
（）6．当传送十进制数5时,在8421奇校验码的校验位上值应为 1.（)7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
( )8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
数字电子技术期末复习题 (1)
项目1 简单加法器电路的设计与测试一．填空题1．方波信号在时间和幅值上是（）（离散/连续）的，语音信号在时间和幅值上是（）（离散/连续）的。
2．在数字电路中，常用的计数制除十进制外，还有（）、（）、（）。
3．数字1011B中数码0的权是（），数字345.2H中数码2的权是（）。
4．（AA.B）H =（）D =（）B5．（25.2）D =（）H =（）B6．（1010.01） B =（）D =（）H7．常用的BCD码有（）、（）、（）等。
8．8421BCD码是最常用的BCD码，它是采用（）位二进制数来表示（）位十进制数，符合通常人们的习惯。
9．（24.25）D =（）H =（）8421BCD10．当异或门两路输入都为‘0’时，门电路输出为（）。
11．写出三变量函数(,,)F A B C所有的最小项（）、（）、（）、（）、（）、（）、（）、（），这些最小项相或的结果等于（），任意两个最小项相与的结果是（）。
12．OC门称为（）门，多个OC门输出端并联到一起可实现（）功能。
13．三态门的输出包括（）、（）和（）三种情况。
14．用二输入与非门构成一个非门可将两个输入端（）或将其中一个输入端（）。
15．下图中TTL门电路输出F应为（）。
F1016．使用数字电路综合测试设备和数字式万用表测试74LS125，并完成下列填空。
F当控制端0E =时，当A=0时F= ，当A=1时F= ； 当控制端1E =时，改变输入A 的电压值，输出F （变化/不变），此状 态被称为 。
二．化简：1．2．三．分析计算题1．分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式。
Y ABC A B BC =++()()(),,,3,6,8,9,11,120,1,2,13,14,15d F A B C D m m =+∑∑2．下图为74125和7404构成的电路，请根据输入波形画出输出波形。
F ABC A B C F3．请用与、或、非门实现下列函数，(,,)(1,3,4,6)F A B C m=∑。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7
5G555 6
D1
D2
1
TH 2
TL
R1 RW R2
C 放电 电流
图8-4 占空比可调多谐振荡器
单稳态触发器的构成
• 图8-5是5G555定时器构成的单稳态触发器，图中 R、C是定时元件。 VCC
58
4 3
R1
0.01
μF
5G5556 TH
vI
2 1 7D d
TL
C
图8-6 单稳态触发器
单稳态触发器的构成
第9章 数/模和模/数转换
• 9.1 数/模转换器(DAC)
– 把数字量转换为模拟量的过程称作数/模转换器，简 称DAC（Digital to Analog Converter）。
• 9.2 模/数转换器(ADC)
– 将模拟量转换为数字量的过程称为模/数转换，简称 A/D转换。实现A/D转换的电路被称之为模/数转换 器，简称ADC (Analog to Digital Converter)。
例：已知电路如图所示，74HC161为4位二进制加法计数器， CD4512为8选1数据选择器。试回答下列各问：
(1) 画出74HC161构成电路的状态转换图，说明是几进制计
数器； (2) 设74HC161的初态为0，在时钟脉冲作用下，画出电路
输出Y与74HC161构成计数器的有效状态对应的波形图。
时序逻辑电路如图所示。
（1）写出该时序电路的驱动方程、状态方程、输出方程； （2）画该电路的状态转换图； （3）试对应X的波形（如图所示），画Q0、Q1和Z的波形；
6.3 随机存取存储器
随机存取存储器RAM (Random Access Memory) 可随时从任一指定地址存入(写入)或取出(读出)信 息。
主要用于计算机的内存储器。
• 半导体存储器的技术指标
– 存取容量：表示存储器存放二进制信息的多少。二 值信息以字的形式出现。一个字包含若干位。一个 字的位数称做字长。
– 存取周期：存储器的性能取决于存储器的存取速率。 存储器的存取速度用存取周期或读写周期来表征。 把连续两次读（写）操作间隔的最短时间称为存取 周期。
1
vI
vO vI
vO
图8-11施密特触发器逻辑符号
电路如图所示，其中RA=RB=10kΩ,C=0.1μF，试问： （1）在Uk为高电平期间，由555定时器构成的是什么电路，其输 出vo的频率fo=? （2）分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写 出驱动方程和状态方程，画出完整的状态转换图； （3）设Q3、Q2、Q1的初态为000，Uk所加脉冲的高电平宽度为 Tw=5/fo，脉冲过后Q3、Q2、Q1将保持在哪个状态？
画出逻辑电路图。
试用JK触发器设计一同步时序电路，其状态转换图如图 所示，假设输入为X，输出为F。要求写出设计过程，画
出逻辑电路图
四位双向移位寄存器74194的逻辑图
表5-4 74194的工作状态表
S1 S0 工作状态
0
××
清零
1 00
保持
1 01
右移
1 10
左移
1 11
送数
例：分析如图所示由4位双向移位寄存器74LS194构成的电 路功能，列出状态转换图，写出电路完成的功能。
• 图8-10所示为vO=f(vI)的关系曲线，是施密特 触发器的电压传输特性。
vO VOH
VOL 0
vI
VCC 2VCC
3
3
图8-9施密特触发器电压传输特性
施密特触发器的电压传输特性
• 施密特触发器状态的转换由输入信号vI来触 发，同时输出的高、低电平依赖于vI的高、 低电平来维持。输出对输入的这种依赖关 系与门电路相同，因此用图8-10所示的符号 表示施密特触发器(施密特触发的反相器)。
设计注意事项
• 对于用中规模集成电路设计时序电路，第四步以 后的几步就不完全适用了。
• 由于中规模集成电路已经具有了一定的逻辑功能， 因此用中规模集成电路设计电路时，希望设计结 果与命题要求的逻辑功能之间有明显的对应关系， 以便于修改设计。
例：一个同步计数器的时序波形图如图所示。 （1）画出此计数器的状态转换图； （2）选用JK触发器设计此计数器，写出主要设计过程，
Chapter4 触发器
• ⑴RS触发器：在CP脉冲有效时，根据R、S信号的不 同，具有置0、置1和保持功能的电路。
• ⑵D触发器：在CP脉冲有效时，根据D的不同，具有 置1、 置0功能的电路。
• ⑶JK触发器：在CP脉冲有效时，根据J、K信号的不 同，具有置1、置0、翻转、保持功能的电路。
• ⑷T触发器：在CP脉冲有效时，根据T的不同，凡是 具有保持和翻转功能的电路。
• 逻辑方程式 F(tn )=W[X(tn ),Q(tn )]
(5-1) 输出方程
Q(tn+1 )=G[Z(tn),Q(tn)] Z(tn )=H[X(tn),Q(tn)]
(5-2) 状态方程 (5-3) 驱动方程
时序电路的逻辑功能表示法
• 状态转换表、状态图、时序图(工作波形图) • 时序电路的现态和次态，是由构成该时序电
• ⑸T’触发器：在CP脉冲有效时，只具有翻转功能的 电路。
Chapter4 触发器
逻辑功能描述方法
特性表(状态真值表) 特性方程 驱动表：
触发器由现态Qn转换到次态Qn+1四种情况下，对
S、 R端输入状态的要求。
状态转换图
形象的表示出触发器状态转换的四种可能对输 入端S、R状态的要求。
时序波形图
路的存储电路（一般由触发器组成）的现态 和次态分别表示的，可用分析触发器的有关 方法，列出时序电路的状态表，画出时序电 路的卡诺图、状态图和时序图。
• 以上四种表示方法从不同侧面突出了时序电 路的逻辑功能，它们本质上是相通的，可相 互转换。在实际中根据需要选用。
时序逻辑电路分析过程示意图如下
给定电路
量a7~a0之间的关系）； （4）画出输出电压Uo的波形图（要求画一个完整的循环），假设
VREF= -8V，时钟CP=1KHz。
表6-1 ROM中的信息表
地址
内容
A1 A0 D3 D2 D1 D0
00 0 01 1 10 0 11 1
10 1 01 1 10 0 11 0
位存地线储址与矩译字阵码线的器之输的间出输逻和出辑输和关入输系是入为或是：的与D关的0=系关W，系0+这，W1种因存此储RO矩M 阵是D1是一=W或个1+矩多W阵输3 。入D变2=量W（0+地W址2+W）3和多D输3=W出1变+W量3 （数据） 的与或逻辑阵列。
⒈ 固定只读存储器ROM
• ROM由地址译码器、存储矩阵、输出和控制 电路组成，如图6-1所示。
地
地 址
W0
址译
存储矩阵
……
输 入
码 器
N×M
WN-1 D0
……
DM-1
输出及控制电路
数据输出 图6-1 ROM结构图
⒈ 固定只读存储器ROM
• 图6-3是ROM的点阵图。
W0 W1 W2 W3
D3 D2 D1 D0 图6-3 ROM的符号矩阵
在计算机中，RAM用作内存储器和高速缓冲存储 器。
RAM分为静态SRAM和动态DRAM；静态RAM 又分为双极型和MOS型。
RAM的扩展
RAM的种类很多，存储容量有大有小。当一片RAM不能 满足存储容量需要时，就需要将若干片RAM组合起来，构 成满足存储容量要求的存储器。RAM的扩展分为位扩展和 字扩展两种。
3
VCC
VCC3
0
vo
输出脉冲幅度为：Vm≈VCC
tw1 tw2 T
多谐振荡器
• 图8-4是用5G555定时器构成的占空比(脉冲宽度与
周期之比)可调的多谐振荡器。 VCC 充电电流
脉冲宽度tw1≈0.7R1C
脉冲间隔时间tw2≈0.7R2C
振荡周期T≈0.7(R1+R2)C0.01
μF
5 8 43 D
• 9.3 A/D转换器应用举例
2015-6-12
东北大学信息学院
37
例： 综合分析图8所示电路，RAM的16个地址单元中的数据在表1 中列出。要求：
（1）说明74160构成多少进制计数器？ （2）说明RAM在此处于什么工作状态，起什么作用？ （3）写出8位倒T型电阻网络D/A转换器的输出表达式（UO与数字
2015数电期末复习题
第4章 触发器
• 触发器(trigger)：具有记忆功能，能够存储一位 二进制信号的基本逻辑单元。
• 触发器在逻辑功能上具有以下基本特点：
– 有两个自行保持的稳定状态， “0”和 “1”状态。 – 根据输入信号的不同可以置成“0” 或“1”状态。 – 输入信号消失后，能将获得的状态保持。
Chapter4 触发器
例：分析电路，写出电路的驱动方程，状态方程， 输出方程，列出状态转换图，分析其功能。
第5章 时序逻辑电路
• 5.1时序逻辑电路的特点和表示方法 • 5.2时序电路的分析方法 • 5.3寄存器 • 5.4计数器 • 5.5顺序脉冲发生器 • 5.6时序电路的设计方法
时序电路的逻辑功能表示法
A2
F
E'
A1
CD4512
OE '
A0
D0 D1 D2 D3 D4 D5 D6 D7
1
1 P
T
Q0 Q1 Q2 Q3
Co
74HC161
LD'
CLK
CLK D0 D1 D2 D3 CR'
1
1
DQ
Y
C Q'