模4计数器

实验一

模4计数器

一、实验目的

采用图形输入法设计模4计数器，并进行下载验证；能基本熟练其使用方法。

二、实验设备及内容

1）PC一台；

2）QuartusII配套软件；

以模4计数器为例，完成QuartusII工程设计过程：创建工程文件、电路设计、编译综合、仿真验证、管脚配置、编程下载、硬件验证测试等等。

三、实验方法

实验方法：

采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。

实验步骤：

1、创建工程文件

1）指定工程文件名。选择File---> New Project Wizard命令，要求工程文件名和顶层实体名一致。

2)添加源文件和用户库。本实验略去。

3）选择目标器件。Family中选Flex10k ，Target device选中Specific device selected in “Avaiable device”list 确定器件型号EPF10K20TI144-4。

4）选择第三方EDA工具。本工程默认为None.

5)工程信息确认。

2、设计输入（图形法）

1）创建设计文件。选择File-→new命令，然后选中Block Diagram/Schematic File。2）元件的放置，元件命名及连接，完成后保存文件。

3、编译

选择Processing→Compiler Tool，然后单击Start进行全编译。

4、仿真功能验证

1）建立波形文件。菜单File→New，选择Vector Waveform File。

2）添加节点。菜单Edit→Insert→Insert Node or Bus 添加相应的节点，在Radix 列表中选Binary。

3）参数设置。菜单Edit→End Time仿真结束时间改为2us，菜单Edit→Grid Size ,Period设置为100ns。

4）输入信号激励。设置时钟信号周期100ns、相位偏移0ns和占空比50%，然后保存波形文件。

5）仿真a)功能仿真，菜单Processing→Generate Functional Simulation Netlist命令，产生功能仿真网表。Assignments→Settings，单击Simulator Settings，在右侧

Simulation mode中选Functional并指定波形激励文件，选择Processing→Start Simulation，启动功能仿真

b)时序仿真，参照功能仿真。

5、目标器件选择及管脚分配

目标器件如需修改Assignments→Devices，分配管脚Assignments→Pins，之后选择菜单Processing→Compiler Tool命令，单击Start，执行全编译，更新.sof下载文件。

6、编程下载及硬件测试

1）打开实验平台电源开关。选择Tools→Programmer，进入下载窗口。

2）单击Hareware Setup，Add hareware，确认设置后单击Close，电缆配置完成。3）单击Start按钮，Progress出现100%，恭喜你，下载成功。

四、实验过程相关截图

1）图形输入

2）波形图

3）无延时的功能仿真

4）有延时的时序仿真

5）管脚分配

6）下载完成

五、实验结论及思考

实验中应注意几点细节：工程文件名和顶层实体名必须一致，否则会出错。在仿真环节可以整体进行，也可以分步进行，但是操作顺序不能错。

3.2.5思考题

3、quartus 2软件如何复用Maxplus工程软件?

答：在创建工程文件的第2步添加源文件和用户库中，QuartusII可以实现对Maxplus工程文件的复用。

4、如何获取工程后所占资源情况（逻辑单元和管脚）？

答：Project Navigator显示了当前工程的相关信息，并以图形的方式显示出工程的层次体系结构，显示工程的文件，设计单元信息。同时也显示出工程设计消耗的资源信息。

5、图形输入法时有哪些方法提高连线效率？

答：对各支线命名，然后用单向总线（粗线）收录各支线。

6、以3选1多路选择器为例，分析编译工作中的Analyze Current File、Start Analysis&Elaboration、Start Analysis&Synthesis和Start Compilation时间开销？

7、解释功能模仿和时序真流程是什么？区别在哪？

答：功能仿真是指在一个设计中，在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。布局布线以前的仿真都称作功能仿真，它包括综合前仿真和综合后仿真。综合前仿真主要针对基于原理框图的设计，综合后仿真既适合原理图设计,也适合基于VHDL语言的设计。时序仿真使用布局布线后器件给出的模块和连线的延时信息，在最坏的情况下对电路的行为作出实际地估价。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的，所需的流程和激励也是相同的；惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时，并且在仿真结果波形图中，时序仿真后的信号加载了时延，而功能仿真没有。

8、如何解决下载电缆不能下载的问题？

答：1。检查Maxplus2菜单Assign>device中芯片型号与实际使用的芯片型号是否一致.出现编程窗口后，菜单option> hardware中要选择ByteblasterMV.2。检查PC的CMOS设置中并口是否是ECP模式，如是WindowsNT或Windows2000,应先装ByteblasterMV驱动程序(NT的控制面板>多媒体>添加硬件，或Win2000的控制面板>添加新硬件>音频和游戏控制器, ByteblasterMV的driver在你的安装目录\maxplus2\driver下3。检查ByteblasterMV是否插反，换一条电缆试一试。4。检查芯片是否发烫,芯片各边VCC,GND是否正常,有没有按Databook要求加1K或10K的上拉或下拉电阻,与ByteblasterMV 连线是否正确。对FLEX/ACEX/APEX等系列FPGA的MSEL0/MSEL1和nCE管脚是否处理正确，没有使用的全局信号是否已接地。5。参照数据手册或光盘，检查下载波形，（ACEX/APEX器件的下载波形见光盘中的AN116）