篮球24s计时器课程设计

数字电路课程设计报告

课程设计名称篮球比赛24s计时器设计

指导老师XXXXXX

学院水电学院

专业班级XXXXXXXXXXX1班

姓名XXXX

学号XXXXXX

联系电话XXXXXXX

日期2011-12-29

摘要

数字电子技术主要研究各种逻辑门电路、集成器件的功能及其应用,逻辑门电路组合和时序电路的分析和设计、集成芯片各脚功能.555定时器等. 随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出。

数字电子技术课程设计是数字电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。

本课程设计是脉冲数字电路的简单应有，设计了篮球竞赛24秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便的实现断点计时功能，当计时器递减到零时，会发出光电报警信号。本设计完成的中途计时功能，实现了在许多特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。

此计时器的设计采用模块化结构，主要有以下3个部分组成，即计时模块、控制模块、以及译码显示模块。在设计计时器时，采用模块化设计思想，使设计起来更加简单、方便、快捷。此电路是一时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。

在本课程设计任务书中对篮球竞赛24秒计时器的功能以及它的原理做了介绍。

关键字：24秒计时器七段数码管译码显示电路控制电路报警电路

一计数器概述

1.1篮球竞赛24秒计时器功能

数字电子技术在社会生活中发挥着越来越重要的作用，在生活中有着各种各样的应用。因此课程设计是数字电子技术学习中非常重要的一个环节，它将学生的理论知识和实践能力统一起来，为以后的工作做好准备。

在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它就自动报警从而判定此球员的犯规。

本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛24秒计时器。此计时器功能齐全，有显示24秒倒计时的功能，同时系统设置外部操作开关，控制计时器的直

接清零、启动、暂停、连续功能。而在直接清零时，数码管显示器灭灯，计时器为24秒递减计时其计时间间隔为1秒，计时器递减计时到零时，数码管显示器不灭灯，同时发出光电报警信号。

1.2设计任务及要求

1.2.1 基本要求

（1）显示24秒计时功能。

（2）设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。

（3）在直接清零时，要求数码显示器灭灯。

（4）计时器为24秒递减计时器，其计时间隔为1秒。

（5）递减计时到零时，显示器不能灭灯，同时发出光电报警信号。

（6）秒脉冲由555多谐振荡器给出。

1.2.2设计任务及目标

（1）根据原理图分析各单元电路的功能；

（2）熟悉电路中所用到的各集成块的管脚及其功能；

（3）进行电路的装接、调试、直到电路能达到规定的设计要求；

（4）写出完整、详细的课程设计报告

1.2.3 主要参考器件

555晶体定时器

74 LS74双D触发器

74LS47译码器

74192双时钟十进制计数器

二电路设计原理与单元模块

2.1设计原理

24秒计时器的总体参考方案框图如图2.1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。其中计数器和控制电路

是系统的主要模块。计数器完成24秒计时功能.而控制电路完成计数器的直接清零、启动计数、暂停/连续计数;译码显示电路的显示与灭灯、定时时间到启动报警等功能。

秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但是设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡其构成。

译码显示电路由74LS47(译码器)和共阴极七段LED显示器组成。报警电路在试验中可用发光二极管与蜂鸣器代替。

2.2 设计方案

分析设计任务，计数器和控制电路是系统的主要部分。计数器完成24s计时功能，而控制电路具有直接控制计数器的启动计数、暂停／连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。

当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“24”字样；当启动开关断开时，计数器开始计数；当暂停／连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停／连续开关拨在连续时，计数器继续递减计数。

2.3 各单元电路的设计

2.3.1 24进制计数器的设计

本设计中计数器是由两片74192的8421BCD 码递减计数器构成。如图2.2所示。

图2.2 74192双时钟十进制计数器

74192是十进制同步加/减法计数器，采用8421BCD 码编码，具有直接清零、异步制数的功能，且有进位C O 和借位B O 输出端。当需要进行多级扩展连接时，只要将前级的C O 端接到下一级的CP+端，B O 端接到下一级的CP-端即可。详见下页的功能表。

表2.3 74192的功能表

由功能表可以看出，当LD=1，CR=0，CPD=1时，如果时钟脉冲加到CPU端，则计

O端输出进位下降沿数器在预置数的基础上进行加法计数，当计数到9（1001）时，C

跳变脉冲；当LD=1，CR=0，CPD=1时，如果有时钟脉冲加到CPD端，则计数器在预置数

的基础上进行减法计数器。只有当低位1端发出借位脉冲，高位计数器才做减计数。当

高，低位计数器全为零时，且CPD为0时，置数端 2，计数器完成并行置数，在CPD端

的输入时钟脉冲作用下，计数器进入下一轮循环减计数。

2.3.2数码显示译码器的设计

在本设计中，根据设计的要求，我使用74LS48译码器来驱动共阴极数码显示管，

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和系统的显示

系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。74LS47的引

脚图和功能表分别如图2.4和表2.5所示。

图2.4 74ls47引脚图