2基本逻辑运算及集成逻辑门

+VCC(+5V) R1 3kΩ
2.1V 1V
R2 750Ω + V2 0.3V R4 3kΩ V3
R5 100Ω V4 + V5 + 0.3V 0.7V - -
3.6V A
3.6V B
V1 + 0.7V R3 360Ω
F
②输入信号全为1：如UA=UB=3.6V 则V2、V5导通， UB1=2.1V， V3 可以导通，V4截止 输出端的电位为：UF=UCES5＝0.3V 输出F为低电平，开门状态 在正常工作时，V4和V5总是一个截止，另一个饱和。
A接通、B断开，灯不亮。
A、B都接通，灯亮。
两个开关必须同时接通， 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
功能表
开关 A 开关 B 断开 断开 闭合 闭合 断开 闭合 断开 闭合 灯Y 灭 灭 灭 亮
将开关接通记作1，断开记作0； 灯亮记作1，灯灭记作0。可以作 出如下表格来描述与逻辑关系：
A 0 0 1 1
第2章 基本逻辑运算及集成逻辑门
2.1 基本逻辑运算 2.2 常用复合逻辑 2.3 正负逻辑 2.4 集成逻辑门
2.1 基本逻辑运算
逻辑代数是按一定的逻辑关系进行运算的代数，是分 析和设计数字电路的数学工具。在逻辑代数，只有０和１ 两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、 与非、与或非、异或几种导出逻辑运算。 逻辑是指事物的因果关系，或者说条件和结果的关系， 这些因果关系可以用逻辑运算来表示，也就是用逻辑代数 来描述。 事物往往存在两种对立的状态，在逻辑代数中可以抽 象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。 逻辑代数中的变量称为逻辑变量，用大写字母表示。 逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为 逻辑常量，并不表示数量的大小，而是表示两种对立的逻 辑状态。
=1
Y
A B
异或门的逻辑符号
L=A+B （4） 与或非运算：逻辑表达式为： Y AB CD
A B C D & ≥1 Y
A B C D & ≥1 & 与或非门的等效电路 Y
与或非门的逻辑符号
2.3 正负逻辑 2.3.1 正负逻辑 数字系统中，逻辑值用逻辑电平表示。 用逻辑高电平UOH表示逻辑“真”，用逻辑低电平 UOL表示逻辑“假”，称为正逻辑；反之为负逻辑。
1V 0.3V A 3.6V B
R2 750Ω + V2 0.7V R3 360Ω
R5 100Ω V3 V4 + 0.7VV5
V1
F
R4 3kΩ
①输入信号不全为1：如UA=0.3V， UB=3.6V
则UB1=UIL+UBE1=0.3+0.7=1V，V2、V5截止，V3、V4导通 忽略iB3，输出端的电位为：UF≈UC2-UBE3-UBE4=5―0.7―0.7 ＝3.6V 输出F为高电平，关闭状态
R E 电路图 A Y
R E A Y E
R A Y
A断开，灯亮。
A接通，灯灭。
灯Y 亮 灭
功 能 表
开关 A 断开 闭合
A 0 1
Y 1 0
逻辑符号
真 值 表
实现非逻辑的电 路称为非门。非 门的逻辑符号：
A
1
Y=A Y
2.2 常用复合逻辑 （1）与非运算：逻辑表达式为：
A 0 0 1 1 B Y 0 1 1 1 0 1 1 0 真值表
UOHmin 一般 RLmin= =200Ω IOHmax
（16）输入高电平UIH和输入低电平UIL：一般UIH≥2V, UIL≤0.8V
TTL系列集成电路 ①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型 电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。
②74H：高速系列，是在74系列基础上改进得到的，其典型电路 与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。
74系列TTL与非门的传输延迟时间tpd和功耗PON
产品型号 7400 74H00 74L00 74S00 74LS00 74ALS00 74AS00
传输延迟时间tpd/ns 10 6 33 3 9.5 3.5 3
功耗PON/mW 10 22 1 19 2 1.3 8
产品名称的意义 标准TTL 高速TTL 低功耗TTL 肖特基TTL 低功耗肖特基TTL 先进低功耗肖特基TTL 先进肖特基TTL
Y AB
&
Y
A B
与非门的逻辑符号
L=A+B （2）或非运算：逻辑表达式为：Y A B
A 0 0 1 1 B Y 0 1 1 0 0 0 1 0 真值表
A B
≥1
Y
或非门的逻辑符号
（3）异或运算：逻辑表达式为： Y
A 0 0 1 1 B Y 0 0 1 1 0 1 1 0 真值表
A B AB A B
（10）输入漏电流(高电平输入电流)IIH ：与非门的一个输入端接 高电平（其它输入端悬空）时，流入该输入端的电流。一般为几 十微安。 （11）最大灌电流IOLmax：在保证与非门输出标准低电平的前提下， 允许流进输出端的最大电流，约几十毫安。 （12）最大拉电流IOHmax ：在保证与非门输出标准高电平并且不 出现过功耗的前提下，允许流出输出端的最大电流，约几毫安。 （13）扇入系数NI：指门电路的输入端数。 NI≤5，不超过8 （14）扇出系数NO：在保证门电路输出正确的逻辑电平和不出现 过功耗的前提下，其输出端允许连接的同类门的输入端数。它表 示门电路的带负载能力。一般NO≥8，功率驱动门的NO可达25。 （15）最小负载电阻RLmin：为保证门电路输出正确的逻辑电平， 在其输出端允许接入的最小电阻（或最小等效电阻）。
2.1.1、与逻辑（与运算）
与逻辑的定义：仅当决定事件（Y）发生的所有条件 （A，B，C，…）均满足时，事件（Y）才能发生。表达 式为：
Ｙ＝ＡＢＣ… 开关A，B串联控制灯泡Y
A E 电路图 B Y
L=AB
A E
B Y E
A
B Y
A、B都断开，灯不亮。
A E B Y
A断开、B接通，灯不亮。
A E B Y
真值表
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
逻辑符号
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算）
非逻辑指的是逻辑的否定。当决定事件 （Y）发生的条件（A）满足时，事件不发 生；条件不满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
B 0 1 0 1
Y 0 0 0 1
真 值 表
这种把所有可能的条件组合及其对应 结果一一列出来的表格叫做真值表。
逻辑符号
实现与逻辑的电路 称为与门。与门的 逻辑符号：
A B
&
Y Ｙ＝ＡＢ
2.1.2、或逻辑（或运算）
或逻辑的定义：当决定事件（Y）发生的各 种条件（A，B，C，…)中，只要有一个或多个 条件具备，事件（Y）就发生。表达式为： Ｙ＝Ａ＋Ｂ＋Ｃ＋… 开关A，B并联控制灯泡Y
功能表
真值表
uA uB
0.3V 0.3V 0.3V 3.6V 3.6V 0.3V 3.6V 3.6V
uY
3.6V 3.6V 3.6V 0.3V
A
0 0 1 1
B
0 1 0 1
Y
1 1 1 0
输入有低，输出为高； 输入全高，输出为低。
逻辑表达式
Y A B
输入端全部悬空
输入端全部悬空时，V1管的发射结全部截止。 与全部输入高电平类似 输出F为低电平，开门状态 实际电路中，悬空易引入干扰，
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y 14 13 12 11 10 9 8
12
11 10
9
8
74LS00 1 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
2.3.2 逻辑运算的优先级
[长非号、括号] 高 2.3.3 逻辑运算的完备性 [与] [异或、同或] 低 [或]
2.4 集成逻辑门
2.4.1 TTL与非门
2.4.2 ቤተ መጻሕፍቲ ባይዱC门和三态门
2.4.3 MOS集成逻辑门
2.4.4 集成逻辑门的使用问题
退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑1 和 0 ： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
故对不用的输入端一般不悬空， 应作相应的处理。
一个输入端通过电阻RE接地， 其它输入端接高电平。
RE≤0.7 kΩ，其端电压就相当于逻辑低电平。 RE≥2kΩ，则其端电压UEA达到1.4 V，相当于逻辑高电平。 为使与非门可靠地工作在关门状态， ROFF 为使与非门可靠地工作在开门状态， RON
VCC 3A 14 13
74LS00 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL与非门主要参数
（1）输出高电平UOH ：与非门至少一个输入端接低电平时的输 出电压。产品规范值UOH=2.4~3.6V，标准高电平UOH＝3V。 （2）输出低电平UOL：与非门的输入全为高电平时的输出电压。 产品规范值UOL=0~0.5V，标准低电平UOL＝0.3V。 （3）开门电平UON ：保证与非门输出标准低电平时，允许输入 的高电平的最小值。它表示使与非门进入开门状态的最小输入电 平。一般TTL门电路的UON≈1.4~1.8V。 （4）关门电平UOFF：保证与非门输出标准高电平的90%(2.7V)时， 允许输入的低电平的最大值。即UOFF是为使与非门进入关门状态 所需要输入的最高电平。一般TTL门电路的UOFF≈0.8~1V。 （5）噪声容限UNH和UNL：在保证与非门输出低电平的前提条件 下，允许叠加在输入高电平上的最大负向干扰电压。UNH=UINUON=3-1.8=1.2V 在保证与非门输出高电平的前提条件下，允许叠加在输入 低电平上的最大正向干扰电压。UNL=UOFF-UIL=0.8-0.3=0.5V