第4章 LPC2000系列ARM硬件结构(2)
合集下载
第4章 LPC2000系列ARM硬件结构(14～18)(1)
UnRBR
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字 节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个 时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零 该中断标志。 RxDn
UnRSR 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
4.14 UART(0、1)
• 中断接口
UART0和UART1的中断接口包含中断使能寄存器 （UnIER）和中断标识寄存器（UnIIR）。
UART0中断源
UART0接收单元
UART1中断源
中断
UART1接收单元 UART1发送单元 Modem模块
中断使能寄存器 UnIER 中断标志寄存器 UnIIR
4.14 UART(0、1)
• 回写模式
在Modem回写模式下，发 送器输出的串行数据在内部连接 到接收器的串行输入端。输入脚 RxD1对回写模式无影响，输出脚 TxD1保持总为1的状态。4个 Modem输入（CTS, DSR, RI和 DCD）与外部断开。此时， U1MSR的高4位分别由U1MCR的 低4位驱动。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字 节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个 时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零 该中断标志。 RxDn
UnRSR 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
4.14 UART(0、1)
• 中断接口
UART0和UART1的中断接口包含中断使能寄存器 （UnIER）和中断标识寄存器（UnIIR）。
UART0中断源
UART0接收单元
UART1中断源
中断
UART1接收单元 UART1发送单元 Modem模块
中断使能寄存器 UnIER 中断标志寄存器 UnIIR
4.14 UART(0、1)
• 回写模式
在Modem回写模式下，发 送器输出的串行数据在内部连接 到接收器的串行输入端。输入脚 RxD1对回写模式无影响，输出脚 TxD1保持总为1的状态。4个 Modem输入（CTS, DSR, RI和 DCD）与外部断开。此时， U1MSR的高4位分别由U1MCR的 低4位驱动。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
LPC2000系列ARM硬件结构与功能简介
件仿真 模式
1.4 处理器状态及模式
用户和系统模式
处理器模式 用户 用户 系统 系统 快中断 中断 管理 中止 未定义 说明 备注 不能直接切换到其它模式 (usr) 正常程序工作模式 (usr) 用于支持操作系统的特 与用户模式类似，但具有可以 (sys) (sys) 权任务等 直接切换到其它模式等特权 而且它们使用完全相同的寄存器组。 (fiq) (irq) (svc) (abt) (und) 支持高速数据传输及通 系统模式是特权模式，不受用 FIQ异常响应时进入此模式 道处理
• LPC2000系列器件信息
器件型号 LPC2114 LPC2124 LPC2210 LPC2212 LPC2214 LPC2119 LPC2129 LPC2194 LPC2290 LPC2292 LPC2294 LPC2131 LPC2132 LPC2134 LPC2136 LPC2138 引脚数 64 64 144 144 144 64 64 64 144 144 144 64 64 64 64 64 片内RAM 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 8KB 16KB 16KB 16KB 32KB 片内Flash 128KB 256KB － 128KB 256KB 128KB 256KB 256KB － 256KB 256KB 32KB 64KB 128KB 256KB 512KB 10位AD通道数 4 4 8 8 8 4 4 4 8 8 8 8 8 双8路 双8路 双8路 CAN控制器 － － － － － 2 2 4 2 2 4 － － － － － 带1路 DAC 备注 － － 带外部 存储器 接口 － － － 带外部 存储器 接口 －
件仿真 模式
1.4 处理器状态及模式
用户和系统模式
处理器模式 用户 用户 系统 系统 快中断 中断 管理 中止 未定义 说明 备注 不能直接切换到其它模式 (usr) 正常程序工作模式 (usr) 用于支持操作系统的特 与用户模式类似，但具有可以 (sys) (sys) 权任务等 直接切换到其它模式等特权 而且它们使用完全相同的寄存器组。 (fiq) (irq) (svc) (abt) (und) 支持高速数据传输及通 系统模式是特权模式，不受用 FIQ异常响应时进入此模式 道处理
• LPC2000系列器件信息
器件型号 LPC2114 LPC2124 LPC2210 LPC2212 LPC2214 LPC2119 LPC2129 LPC2194 LPC2290 LPC2292 LPC2294 LPC2131 LPC2132 LPC2134 LPC2136 LPC2138 引脚数 64 64 144 144 144 64 64 64 144 144 144 64 64 64 64 64 片内RAM 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 16KB 8KB 16KB 16KB 16KB 32KB 片内Flash 128KB 256KB － 128KB 256KB 128KB 256KB 256KB － 256KB 256KB 32KB 64KB 128KB 256KB 512KB 10位AD通道数 4 4 8 8 8 4 4 4 8 8 8 8 8 双8路 双8路 双8路 CAN控制器 － － － － － 2 2 4 2 2 4 － － － － － 带1路 DAC 备注 － － 带外部 存储器 接口 － － － 带外部 存储器 接口 －
件仿真 模式
单片机ARM7 第4章-4-2
GPIO相关寄存器描述——IOxCLR
out in IOxDIR IOxCLR IOxSET 1 0
PINSELx
IOxPIN
IOxCLR 31 : 0
描述 输出清零.IOxCLR[0]对应于Px.0 … IOxCLR[31]对应于Px.31引脚
复位值 0
当引脚设置为GPIO输出模式时, 当引脚设置为GPIO输出模式时,可使用该寄存器从引 GPIO输出模式时 脚输出低电平.向某位写入 使对应引脚输出低电平. 写入1 脚输出低电平.向某位写入1使对应引脚输出低电平.写 无效. 入0无效. 注意:读取该寄存器无效,不能读回输出寄存器的值. 注意:读取该寄存器无效,不能读回输出寄存器的值.
第4章 LPC2000系列 ARM硬件结构
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 (MAM) 6.外部存储器控制器 (EMC) 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0,1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
GPIO相关寄存器描述
out in IOxDIR IOxCLR IOxSET 1 0
PINSELx
IOxPIN
通用名称 IOPIN IOSET IOCLR IODIR
描述
out
IOxSET
访问类型
1 0 只读
复位值 NA 0x00000000 0x00000000 0x00000000
GPIO引脚值寄存器,不管方向模式如何,引脚 in 的当前状态都可以从该寄存器中读出 GPIO输出置位寄存器.该寄存器控制引脚输出 高电平
第4章 LPC2000系列ARM硬件结构(10～11)-5 VIC
0（下降）
1（边沿）
上升沿触发
1（上升）
1（边沿）
EXTWAKE
管脚 连接控制
外部中断 极性控制
外部中断 方式控制
掉电 唤醒控制
CPU 其它部件
EXTPOLAR EXTMODE
中断标志
PINSELx
Байду номын сангаас
EXTINT
ARM与嵌入式系统应用
8
4.10 外部中断输入
• 外部中断引脚设置
中大断多在L的数P实C输同2际入时0应0引还0用系脚作中列。为的芯根通注片据信意允中其上点许，方的：多外式一个部位个引中和功脚断极能同输性引时入位脚作功的，为能不这一的同样个引，处外脚外理部绝器
中断信号
下降沿触发
T1
T2
ARM与嵌入式系统应用
3
4.10 外部中断输入
• 电平触发中断
低电平触发类型中断的请求和清除时序。 C清123UTT除P123发时中时出刻断刻中，，，断中中C中P请断断断U求信信执控。号号行制开回完器始复成确由到中认高高断中电电控断平平制信转。器号为的是低中低电断电平服平。务后程，序将，向
LPC2000系列ARM硬件结构
➢ 1.LPC2000系列简介 ➢ 9. 向量中断控制器
➢ 2.引脚描述
➢ 10.外部中断输入
➢ 3.存储器寻址
➢ 11.定时器0和定时器1
➢ ➢
➢
➢
4.系统控制模块
5.存储器加速模块 （MAM）
6.外部存储器控制器 （EMC）
7.引脚连接模块
➢ ➢ ➢ ➢ ➢ ➢ ➢
复位值* 0 0 0 0
地址 0xE01FC140 0xE01FC144 0xE01FC148 0xE01FC14C
第4章 LPC2000系列ARM硬件结构(5～9)
Flash组1 CPU 执行指令 等待 指令 1 2 3 4 5 6 7 8 9 10 11 12 13 14 ... 5 5 Flash组2
2 3 1
取指阶段 1 2 3 4 提供指令 取指阶段 9 10 11 12 提供指令
取指阶段 6 7 8
6 7 8 提供指令 取指阶段
取指阶段
...
13 14 15 16 提供指令 ...
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
1 2 3 4
Flash组1 CPU 执行指令 Flash组2
取指阶段
等待 指令
1 提供指令
取指阶段 3 提供指令 取指阶段 ...
1
等待 2 等待 3 等待 4
取指阶段
2 提供指令
取指阶段 4 提供指令 ...
• 开启MAM指令执行情况
只要指令存在两个组的指令缓存区中， CPU 的 CPU 两组指令缓存区中不存在指令，启动 执行Flash组2 1指令缓存区中的指令。 指令缓存区中的指令，同时从 Flash 存储器 指令执行是连续的，由此大大提高了指令执行效率。 Flash 指令读取周期， 组1中读取指令。 CPU停止，等待若干周期。
• 程序出现分支
在预取指缓存区中保存着将要执行的指令，在 分支跟踪缓存区中保存着程序跳转后可执行到的指 令。 CPU取跳转
2 3 1
取指阶段 1 2 3 4 提供指令 取指阶段 9 10 11 12 提供指令
取指阶段 6 7 8
6 7 8 提供指令 取指阶段
取指阶段
...
13 14 15 16 提供指令 ...
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
1 2 3 4
Flash组1 CPU 执行指令 Flash组2
取指阶段
等待 指令
1 提供指令
取指阶段 3 提供指令 取指阶段 ...
1
等待 2 等待 3 等待 4
取指阶段
2 提供指令
取指阶段 4 提供指令 ...
• 开启MAM指令执行情况
只要指令存在两个组的指令缓存区中， CPU 的 CPU 两组指令缓存区中不存在指令，启动 执行Flash组2 1指令缓存区中的指令。 指令缓存区中的指令，同时从 Flash 存储器 指令执行是连续的，由此大大提高了指令执行效率。 Flash 指令读取周期， 组1中读取指令。 CPU停止，等待若干周期。
• 程序出现分支
在预取指缓存区中保存着将要执行的指令，在 分支跟踪缓存区中保存着程序跳转后可执行到的指 令。 CPU取跳转
chapter_4_LPC2000系列ARM硬件结构
定时器0/1为两个独立的带可 编程32位预分频器的32位定时 器/计数器，具有捕获和匹配输 出功能；
具有4/8路10位ADC，可以设 臵为多路循环采样模式。10位 转换时间最短为2.44us；
外部中断
TIMER0/1 ADC 通用I/O PWM0
I2C串行接口
SPI串行接口 UART0 & 1 CAN 看门狗定时器
实时时钟
系统控制
• 芯片内部各单元简介
不同封装的芯片具有数目不等 的IO口，它们可以承受5V电压。 每个IO口可以独立设臵为输入/ 输出模式，在作为输出模式时 可以分别臵位或清零； 脉宽调制器可以灵活设臵，以 适应不同的场合。可以设臵为 单边沿或双边缘输出方式，可 以灵活的设臵频率和占空比；
ARM7 局部总线 SRAM Flash AHB To VPB 桥 ARM7TDMI-S CPU 系统功能
64
64
16KB
32KB
256KB
512KB
双8路
双8 路
－
－
带1路 DAC
• 芯片内部框图
LPC2000系列微控制器包含四 大部分： ARM7TDMI-S CPU ARM7局部总线及相关部件 AHB高性能总线及相关部件 VLSI外设总线及相关部件
ARM7 局部总线 SRAM Flash AHB To VPB 桥 ARM7TDMI-S CPU 系统功能
串口 JTAG
4.3 存储器寻址
• 片外Flash编程方法(LPC2200)：
在CPU上运行一个装载程序（Loader，一般由 用户编写），该程序通过串口接收要烧写的数据， 然后擦除编程Flash。
Loder 程序 串口
外部 Flash
第4章__LPC2000系列ARM硬件结构(14～18)
4.14 UART(0、1)
• 中断接口
UART0和UART1的中断接口包含中断使能寄存器 （UnIER）和中断标识寄存器（UnIIR）。
UART0中断源
UART0接收单元 UART0发送单元
UART1中断源
UART1接收单元 UART1发送单元
Modem模块
中断
中断使能寄存器 UnIER
中断标志寄存器 UnIIR
TXD
AHB-VPB桥
A
H
ARM7
B
总
线
V
P
UARTn发送单元
B
发送缓冲寄存器
移位寄存器
总 线
UnTHR
UnTSR
TxDn
UnTHR 7:0
描述
发送器保持寄存器。写入该寄存器的值保存到发送FIFO中，当该字节到达 FIFO底部时，它将被送入发送移位寄存器（UnTSR）进行发送。
复位值 未定义
• UART发送FIFO缓冲区
保留，用户软件不要向这些位写入1。
复位值 0 0
0
未定义
UnIIR提供状态代码用于指示一个挂起中断的中断源和优先级。在访问 UnIIR过程中，中断被冻结。如果在访问UnIIR时产生了中断，该中断将被 记录，在下次访问UnIIR时可以读出，避免了中断的丢失。
4.14 UART(0、1)
• UART中断示意图
LPC2000系列ARM硬件结构
1.LPC2000系列简介 9. 向量中断控制器
2.引脚描述
10.外部中断输入
3.存储器寻址
11.定时器0和定时器1
4.系统控制模块
5.存储器加速模块 （MAM）
单片机ARM7 第4章-1
• 系统存储器映射 • 用户所见存储器的分布
4.0GB 3.75GB
2MB AHB外设 保留 2MB VPB外设
0xFFFF FFFF 0xF000 0000 0xE000 0000 0xC000 0000 0x8400 0000 0x8300 0000 0x8200 0000 0x8100 0000 0x8000 0000
0xFFFFC000
0xF000 0000 0xFFFF8000
(AHB外设 #1AHB外设 #125) 保留 未使用
3.5GB+2MB 3.5GB
(AHB外设#0) VPB外设 未使用
0xFFE04000 0xE020 0000 0xE000 0000 0xFFE00000
注：只有 LPC2200系列 微处理器有 外部总线控 制器
目标板
3.5GB 3.0GB
保留给片外存储器
FLASH
16MB Bank3 16MB Bank2 16MB Bank1 16MB Bank0 8KB Boot Block（片 内ROM存储器重映射） 保留给片内RAM存储器 8KB 片内静态RAM 保留给片内FLASH存储器
BUS 2.0GB ARM7 处理器核 AHB外设
4.1.1 特性
器件信息
• 芯片内部结构
LPC2000系列微控 制器包含4大部分： 支持仿真的 ARM7TDMI-S CPU
1
ARM7 局部总线
ARM7TDMI-S CPU
AHB总线
系统功能
SRAM Flash 外部中断
VIC EMC I2C串行接口
AHB To VPB桥
VPB总线
与片内存储器控制 器接口的ARM7局部总线
嵌入式系统及应用LPC2000系列ARM硬件结构2
• 外部中断引脚设置
LPC2000系列芯片允许多个引脚同时作为一个外部 中断的输入引脚。根据其方式位和极性位的不同，外 部中断逻辑处理如下：
低电平触发方式：作为EINT功能的全部引脚的状态相 与后作为输入信号；
高电平触发方式：作为EINT功能的全部引脚的状态相 或后作为输入信号；
边沿触发方式：只使用GPIO端口号最低的那个引脚， 并且与极性设置无关。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 9. 向量中断控制器
2.引脚描述
10.外部中断输入
3.存储器寻址
11.定时器0和定时器1
4.系统控制模块
5.存储器加速模块 （MAM）
6.外部存储器控制器 （EMC）
7.引脚连接模块
8. GPIO
12. SPI接口 13. I2C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
中断信号 T1 T2
低电平触发 T3
4.10 外部中断输入
• 外部中断源
LPC2000系列微控制器几乎所有的外设部件都可以 产生中断。其中外部中断含有4个独立的中断输入。
中断源1 (WDT)
...
中断源14 (EINT0)
中断源15 (EINT1) ... 中断源17 (EINT3)
向 量 IRQ 中 断 控 FIQ 制 器
ARM 处理器核
系统控制模块功能汇总
• 寄存器汇总
名称 EXTINT EXTWAKE EXTMODE EXTPOLAR
描述 外部中断标志寄存器 外部中断唤醒寄存器 外部中断方式寄存器 外部中断极性寄存器
访问 R/W R/W R/W R/W
LPC2000系列芯片允许多个引脚同时作为一个外部 中断的输入引脚。根据其方式位和极性位的不同，外 部中断逻辑处理如下：
低电平触发方式：作为EINT功能的全部引脚的状态相 与后作为输入信号；
高电平触发方式：作为EINT功能的全部引脚的状态相 或后作为输入信号；
边沿触发方式：只使用GPIO端口号最低的那个引脚， 并且与极性设置无关。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 9. 向量中断控制器
2.引脚描述
10.外部中断输入
3.存储器寻址
11.定时器0和定时器1
4.系统控制模块
5.存储器加速模块 （MAM）
6.外部存储器控制器 （EMC）
7.引脚连接模块
8. GPIO
12. SPI接口 13. I2C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
中断信号 T1 T2
低电平触发 T3
4.10 外部中断输入
• 外部中断源
LPC2000系列微控制器几乎所有的外设部件都可以 产生中断。其中外部中断含有4个独立的中断输入。
中断源1 (WDT)
...
中断源14 (EINT0)
中断源15 (EINT1) ... 中断源17 (EINT3)
向 量 IRQ 中 断 控 FIQ 制 器
ARM 处理器核
系统控制模块功能汇总
• 寄存器汇总
名称 EXTINT EXTWAKE EXTMODE EXTPOLAR
描述 外部中断标志寄存器 外部中断唤醒寄存器 外部中断方式寄存器 外部中断极性寄存器
访问 R/W R/W R/W R/W
嵌入式系统及应用第4章LPC2000系列ARM
LPC2000系列微控制器基于ARM7TDMI-S CPU内核。支持ARM和 Thumb指令集，芯片内集成丰富外设，而且具有非常低的功率消耗。使该 系列微控制器特别适用于工业控制、医疗系统、访问控制和POS机等场合。
LPC2000系列ARM产品
• LPC2100系列 • LPC2200系列 • LPC2300系列 • LPC2400系列 • LPC2800系列
10位AD通道数 4 4 8 8 8 8
备注 － －
带外部 存储器接口
• 芯片内部结构
LPC2000系列微控制器包含 4大部分：
1支持仿真的ARM7TDMI-S CPU
2与片内存储器控制器接口 的ARM7局部总线
3与中断控制器接口的AMB A高性能总线(AHB)
4连接片内外设功能的VLSI 外设总线(VPB)
并口
JTAG
串口
控制器
RAM
JTAG ARM7 处理器核
外设 UART0
FLASH
Boot Block
4.3.1 片内存储器
片内Flash编程方法
1. 使用JTAG仿真/调试器，通过芯片的JTAG接口下载程序；
片内Flash通过128位宽度的总线与ARM内核相连，具有很高的速度， 加上特有的存储器加速功能，因此可以将程序直接放在Flash上运行。
4.3.1 片内存储器
片内Flash编程方法
321..使使使用用在用在应JT用系A编G统程仿编技真程术/（技调即术试IA（器P）即，，I通S在P过）用芯户，程片通序的过运JU行TA时RG对T接F0l口a接sh下口进行载下擦程载除序程和；/ 或序编；程操作，实现数据的存储和固件的现场升级。
8.向量中断控制器
4.2 引脚描述
LPC2000系列ARM产品
• LPC2100系列 • LPC2200系列 • LPC2300系列 • LPC2400系列 • LPC2800系列
10位AD通道数 4 4 8 8 8 8
备注 － －
带外部 存储器接口
• 芯片内部结构
LPC2000系列微控制器包含 4大部分：
1支持仿真的ARM7TDMI-S CPU
2与片内存储器控制器接口 的ARM7局部总线
3与中断控制器接口的AMB A高性能总线(AHB)
4连接片内外设功能的VLSI 外设总线(VPB)
并口
JTAG
串口
控制器
RAM
JTAG ARM7 处理器核
外设 UART0
FLASH
Boot Block
4.3.1 片内存储器
片内Flash编程方法
1. 使用JTAG仿真/调试器，通过芯片的JTAG接口下载程序；
片内Flash通过128位宽度的总线与ARM内核相连，具有很高的速度， 加上特有的存储器加速功能，因此可以将程序直接放在Flash上运行。
4.3.1 片内存储器
片内Flash编程方法
321..使使使用用在用在应JT用系A编G统程仿编技真程术/（技调即术试IA（器P）即，，I通S在P过）用芯户，程片通序的过运JU行TA时RG对T接F0l口a接sh下口进行载下擦程载除序程和；/ 或序编；程操作，实现数据的存储和固件的现场升级。
8.向量中断控制器
4.2 引脚描述
第4章__LPC2000系列ARM硬件结构
UnRBR
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字
节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个
时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零
该中断标志。
UnRSR
• 应用示例
LPC2000的I/O电压为 3.3V，连接时须注意电平 的匹配。
与PC机相连时，由于PC机 串口是RS232电平，所以 连接时需要使用RS232转 换器。
当使用Modem接口时，需 要一个RS232转换器将信 号转换为RS232电平后， 才能与Modem连接 。
TxD0
LPC2000 RxD0
UARTn接收单元
总
接收缓冲寄存器
移位寄存器
线
UnRBR
UnRSR
RxDn
UnRBR
描述
7 : 0 接收缓存寄存器，它包含了接收FIFO中最早接收到的字节
复位值 未定义
• UART接收FIFO缓冲区
• UART0、UART1各含有1 个16字节的接收FIFO缓冲 区。
• 软件设置接收FIFO缓冲区 的触发字节。
触发点设置=8
DATA
16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
接收FIFO
1.移位寄存器(UnRSR)从RxDn引脚 接收串行数据后，送入接收FIFO中；
2.当接收FIFO中的有效数据少于触 发个数，但至少有一个时，如果长时 间没有数据到达，将触发CTI中断；
3.从UnRBR中读取接收FIFO中的数 据，或者有新的数据送入接收FIFO， 都将清零CTI中断；
接收FIFO
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字
节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个
时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零
该中断标志。
UnRSR
• 应用示例
LPC2000的I/O电压为 3.3V，连接时须注意电平 的匹配。
与PC机相连时，由于PC机 串口是RS232电平，所以 连接时需要使用RS232转 换器。
当使用Modem接口时，需 要一个RS232转换器将信 号转换为RS232电平后， 才能与Modem连接 。
TxD0
LPC2000 RxD0
UARTn接收单元
总
接收缓冲寄存器
移位寄存器
线
UnRBR
UnRSR
RxDn
UnRBR
描述
7 : 0 接收缓存寄存器，它包含了接收FIFO中最早接收到的字节
复位值 未定义
• UART接收FIFO缓冲区
• UART0、UART1各含有1 个16字节的接收FIFO缓冲 区。
• 软件设置接收FIFO缓冲区 的触发字节。
触发点设置=8
DATA
16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
接收FIFO
1.移位寄存器(UnRSR)从RxDn引脚 接收串行数据后，送入接收FIFO中；
2.当接收FIFO中的有效数据少于触 发个数，但至少有一个时，如果长时 间没有数据到达，将触发CTI中断；
3.从UnRBR中读取接收FIFO中的数 据，或者有新的数据送入接收FIFO， 都将清零CTI中断；
接收FIFO
第4章 LPC2000系列ARM硬件结构
匹配控制寄存器控制着匹配中断的使能，以定时器0匹配通道0为例：
当T0TC = T0MR0时，若T0MCR[0] = 0，则匹配中断禁止； 当T0TC = T0MR0时，若T0MCR[0] = 1，则匹配中断使能。
T0MCR[0] = 1 定时器0计数值TC = 定时器0匹配值MR0 T0MCR[3]
0
1
计数器复位
0
5
匹配功能
匹配功能
匹配寄存器0（MR0） 匹配寄存器1（MR1） 匹配寄存器2（MR2） 匹配寄存器3（MR3） 匹配控制寄存器（MCR） MAT[3:0] 外部匹配寄存器（EMR）
描述 访问 复位值
比 较 器
定 时 器 计 数 值
名称
MCR
MR0 MR1 MR2 MR3 EMR
读写
读写 读写 读写 读写 读写
0
0 0 0 0 0
6
匹配功能寄存器描述－匹配控制寄存器
匹配功能
匹配控制寄存器 用于控制在发生匹配 时定时器所执行的操 作。
位 0 功能 中断(MR0)
匹配寄存器0（MR0） 匹配寄存器1（MR1） 匹配寄存器2（MR2） 匹配寄存器3（MR3） 匹配控制寄存器（MCR） MAT[3:0] 外部匹配寄存器（EMR）
向量IRQ通道15
定时器1
通道5
FIQ
非向量IRQ通道
19
定时器中断
匹配中断 LPC2000系列ARM定时器计数溢出时不会产生中断， 但是匹配时可以产生中断。每个定时器都具有4个匹配寄 存器（MR0~MR3），可以用来存放匹配值。 当计数值 = 匹配值时，产生匹配中断。
20
定时器中断
匹配中断
1
4.11 定时器0、1
当T0TC = T0MR0时，若T0MCR[0] = 0，则匹配中断禁止； 当T0TC = T0MR0时，若T0MCR[0] = 1，则匹配中断使能。
T0MCR[0] = 1 定时器0计数值TC = 定时器0匹配值MR0 T0MCR[3]
0
1
计数器复位
0
5
匹配功能
匹配功能
匹配寄存器0（MR0） 匹配寄存器1（MR1） 匹配寄存器2（MR2） 匹配寄存器3（MR3） 匹配控制寄存器（MCR） MAT[3:0] 外部匹配寄存器（EMR）
描述 访问 复位值
比 较 器
定 时 器 计 数 值
名称
MCR
MR0 MR1 MR2 MR3 EMR
读写
读写 读写 读写 读写 读写
0
0 0 0 0 0
6
匹配功能寄存器描述－匹配控制寄存器
匹配功能
匹配控制寄存器 用于控制在发生匹配 时定时器所执行的操 作。
位 0 功能 中断(MR0)
匹配寄存器0（MR0） 匹配寄存器1（MR1） 匹配寄存器2（MR2） 匹配寄存器3（MR3） 匹配控制寄存器（MCR） MAT[3:0] 外部匹配寄存器（EMR）
向量IRQ通道15
定时器1
通道5
FIQ
非向量IRQ通道
19
定时器中断
匹配中断 LPC2000系列ARM定时器计数溢出时不会产生中断， 但是匹配时可以产生中断。每个定时器都具有4个匹配寄 存器（MR0~MR3），可以用来存放匹配值。 当计数值 = 匹配值时，产生匹配中断。
20
定时器中断
匹配中断
1
4.11 定时器0、1
嵌入式控制系统课件-第4章LPC2000系列ARM硬件结构(5～9)
24 23 :16 15 : 11 10 9 : 5 4 3 : 0
AT MW BM WP WPERR BUSERR － WST2 RBLE WST1 － IDCY
RBLE：字节定位使能位。在LPC2200微处理器中，EMC提 供了一组字节定位选择信号(BLS0~BLS3)实现对16位或32位外部 存储器组的字节操作。
配置寄存器
ARM7TDMI
-S内核
AMBA AHB
EMC 模块
Bank0 Bank1 Bank2 Bank3
BCFG0 BCFG1 BCFG2 BCFG3
4.6 外部存储器控制器（EMC）
• 寄存器描述
存储器组配置寄存器0～3(BCFG0～3)：
配置寄存器 BCFG0~3
31 : 30 29 : 28 27 26 25
MAMCR = 0; If(Fcclk < 200000000) {
MAMTIM = 1; } else if(Fcclk < 40000000) {
MAMTIM = 2; } else {
MAMTIM = 3; } MAMCR = 2; }
LPC2000系列ARM硬件结构
➢ 1.LPC2000系列简介 ➢ 9. 向量中断控制器
➢ ➢
15.A/D转换器 16.看门狗
➢ 7.引脚连接模块 ➢ 8.GPIO
➢ 17.脉宽调制器(PWM) ➢ 18.实时时钟
4.5 存储器加速模块（MAM）
• 概述
LPC2000微控制器扩展了器件内部Flash总线宽 度为128位，用于提高处理器的指令执行速度。这个 接口通过存储器加速模块(MAM)来控制。
➢ 8. GPIO
➢ 18. 实时时钟
第4章 LPC2000系列ARM硬件结构(10～11)-5 VIC
1 3 2
EXTWAKE
2 1 4 3
管脚 连接控制
外部中断 极性控制
EXTPOLAR
外部中断 方式控制
EXTMODE
掉电 唤醒控制 4 中断标志
EXTINT
CPU 其它部件
PINSELx
ARM与嵌入式系统应用
7
• 寄存器汇总
中断信号波形与设置方式 外部中断标志寄存器(EXTWAKE) (EXTINT) ：： ： 外部中断唤醒寄存器 外部中断方式控制寄存器 外部中断极性控制寄存器 (EXTMODE) (EXTPOLAR) ：
EXTWAKE
管脚 连接控制
外部中断 极性控制
EXTPOLAR
外部中断 方式控制
EXTMODE
掉电 唤醒控制
CPU 其它部件
中断标志
EXTINT
PINSELx
ARM与嵌入式系统应用
8
4.10 外部中断输入
• 外部中断引脚设置
LPC2000系列芯片允许多个引脚同时作为一个外部 系列芯片中，外部中断输入功能的引脚绝 在实际应用中的注意点： 中断的输入引脚。根据其方式位和极性位的不同，外 大多数同时还作为通信上的一个功能引脚，这样处理器 部中断逻辑处理如下： 可以通过外部中断唤醒，之后引脚设为通讯端口。 如果要产生外部中断，除了引脚连接模块的设置，还 需设置VIC 模块，否则外部中断只能反映在 EXTINT寄 外部中断名称 引脚名 该引脚其它功能 低电平触发方式：作为EINT 功能的全部引脚的状态相 P0.1 RXD0 存器中； 外部中断0（EINT0） 与后作为输入信号； P0.16 P0.3 SDA0 要使器件进入掉电模式并通过外部中断唤醒，软件应 外部中断1（EINT1） 高电平触发方式：作为EINT P0.14 功能的全部引脚的状态相 DCD 该正确设置引脚的外部中断功能，再进入掉电模式 。 P0.7 SSEL0 或后作为输入信号； 外部中断2（EINT2）
EXTWAKE
2 1 4 3
管脚 连接控制
外部中断 极性控制
EXTPOLAR
外部中断 方式控制
EXTMODE
掉电 唤醒控制 4 中断标志
EXTINT
CPU 其它部件
PINSELx
ARM与嵌入式系统应用
7
• 寄存器汇总
中断信号波形与设置方式 外部中断标志寄存器(EXTWAKE) (EXTINT) ：： ： 外部中断唤醒寄存器 外部中断方式控制寄存器 外部中断极性控制寄存器 (EXTMODE) (EXTPOLAR) ：
EXTWAKE
管脚 连接控制
外部中断 极性控制
EXTPOLAR
外部中断 方式控制
EXTMODE
掉电 唤醒控制
CPU 其它部件
中断标志
EXTINT
PINSELx
ARM与嵌入式系统应用
8
4.10 外部中断输入
• 外部中断引脚设置
LPC2000系列芯片允许多个引脚同时作为一个外部 系列芯片中，外部中断输入功能的引脚绝 在实际应用中的注意点： 中断的输入引脚。根据其方式位和极性位的不同，外 大多数同时还作为通信上的一个功能引脚，这样处理器 部中断逻辑处理如下： 可以通过外部中断唤醒，之后引脚设为通讯端口。 如果要产生外部中断，除了引脚连接模块的设置，还 需设置VIC 模块，否则外部中断只能反映在 EXTINT寄 外部中断名称 引脚名 该引脚其它功能 低电平触发方式：作为EINT 功能的全部引脚的状态相 P0.1 RXD0 存器中； 外部中断0（EINT0） 与后作为输入信号； P0.16 P0.3 SDA0 要使器件进入掉电模式并通过外部中断唤醒，软件应 外部中断1（EINT1） 高电平触发方式：作为EINT P0.14 功能的全部引脚的状态相 DCD 该正确设置引脚的外部中断功能，再进入掉电模式 。 P0.7 SSEL0 或后作为输入信号； 外部中断2（EINT2）
第4章LPC2000系列ARM硬件结构5-8
总 线 接 口
Flash存 存 储器组0 储器组
Flash存 存 储器组1 储器组
预取指缓存 分支跟踪缓存
2×128位
预取指缓存 分支跟踪缓存
数据缓存区 选择
FIash中除了存储指令 之外，还可用来存储不修 改或者很少修改的数据， 所以在MAM模块中设计 有数据缓冲区。数据缓存 区可以提高顺序读取数据 的操作速度。但是对随机 读取操作几乎没有加速效 果。 FIash编程由另一个独 立的模块完成，FIash在 进行编程操作时禁止访 问。在编程操作结束后， 缓存区的数据将自动失 效，可以避免读取到无 效的数据。
VIC EMC EMC I2C串行接口 SPI串行接口 UART0&1 CAN 看门狗定时器 系统控制
外部中断 TIMER0/1 ADC 通用I/O PWM0 实时时钟
ARM7局部总线 SRAM Flash
ARM7TDMI-S CPU
系统功能
外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件
这些引脚与P1，P2和P3口GPlO功能复用， 这些引脚与P1，P2和P3口GPlO功能复用，所以在使用 P1 功能复用 外部总线前首先要正确设置PlNSEL2寄存器。 PlNSEL2寄存器 外部总线前首先要正确设置PlNSEL2寄存器。可以在硬件上 对引脚BooT1:0设定，复位时微处理器自动初始化PlNSEL2 BooT1:0设定 PlNSEL2。 对引脚BooT1:0设定，复位时微处理器自动初始化PlNSEL2。 或者在软件上字节初始化PINSEL2 这只适用于片内FLASH PINSEL2， 或者在软件上字节初始化PINSEL2，这只适用于片内FLASH 引导程序运行的系统中。 引导程序运行的系统中。
Flash存 存 储器组0 储器组
Flash存 存 储器组1 储器组
预取指缓存 分支跟踪缓存
2×128位
预取指缓存 分支跟踪缓存
数据缓存区 选择
FIash中除了存储指令 之外，还可用来存储不修 改或者很少修改的数据， 所以在MAM模块中设计 有数据缓冲区。数据缓存 区可以提高顺序读取数据 的操作速度。但是对随机 读取操作几乎没有加速效 果。 FIash编程由另一个独 立的模块完成，FIash在 进行编程操作时禁止访 问。在编程操作结束后， 缓存区的数据将自动失 效，可以避免读取到无 效的数据。
VIC EMC EMC I2C串行接口 SPI串行接口 UART0&1 CAN 看门狗定时器 系统控制
外部中断 TIMER0/1 ADC 通用I/O PWM0 实时时钟
ARM7局部总线 SRAM Flash
ARM7TDMI-S CPU
系统功能
外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件
这些引脚与P1，P2和P3口GPlO功能复用， 这些引脚与P1，P2和P3口GPlO功能复用，所以在使用 P1 功能复用 外部总线前首先要正确设置PlNSEL2寄存器。 PlNSEL2寄存器 外部总线前首先要正确设置PlNSEL2寄存器。可以在硬件上 对引脚BooT1:0设定，复位时微处理器自动初始化PlNSEL2 BooT1:0设定 PlNSEL2。 对引脚BooT1:0设定，复位时微处理器自动初始化PlNSEL2。 或者在软件上字节初始化PINSEL2 这只适用于片内FLASH PINSEL2， 或者在软件上字节初始化PINSEL2，这只适用于片内FLASH 引导程序运行的系统中。 引导程序运行的系统中。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
page
6
寄存器描述－PINSEL2
PINSEL2 1:0 保留 描述 复位值 00
2
为0时，P1.31:26作GPIO使用 P1.31:26作GPIO使用 P1.31:26作调试端口使用 为1时，P1.31:26作调试端口使用
复位时将P1.26引脚电平取 复位时将P1.26引脚电平取 P1.26 反后作为该位复位值
P0.8 P0.9 P0.10 P0.11 P0.12 P0.13 P0.14 P0.15 GPIO P0.8 GPIO P0.9 GPIO P0.10 GPIO P0.12 GPIO P0.13 GPIO P0.14 GPIO P0.15 TxD1 RxD1 RTS PWM4 PWM6 捕获1.0 捕获1.0
00 GPIO P0.0 GPIO P0.1 GPIO P0.2 GPIO P0.3 GPIO P0.4 GPIO P0.5
01 TxD0 RxD0
10 PWM1 PWM3
11 保留 EINT0
复位值 00 00
表示寄存器中某两位的设定值 捕获0.0 SCL 捕获0.0 保留 00 如PINSEL0[1:0]=01时，连接TXD0 匹配0.0 SDA 匹配0.0 EINT1 00
2011-4-16 西安邮电学院
9.最小系统 10.GPIO 11.UART(0、1) 2 12.I C接口 13.SPI接口 14.定时器0和定时器1 15.实时时钟 16.看门狗 17.A/D转换器 18.脉宽调制器(PWM)
计算机系
page
2
4.7 引脚连接模块
概述
LPC2000系列微控制器的大部分管脚都具有多 种功能，即管脚复用，但是同一引脚在同一时刻只 能使用其中一个功能，通过配置相关寄存器控制多 路开关来连接引脚与片内外设。
2011-4-16
西安邮电学院
计算机系
page
4
寄存器描述－PINSEL0
PINSEL0 1:0 3:2 5:4 7:6 9:8 11:10 13:12 15:14 17:16 19:18 21:20 23:22 25:24 27:26 29:28 31:30
2011-4-16
引脚名称 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6
page
9
PINSEL1 1:0 3:2 5:4 7:6 9:8 11:10 13:12 15:14 17:16 19:18 21:20 23:22 25:24 27:26 29:28 31:30
2011-4-16
引脚名称 P0.16 P0.17 P0.18 P0.19 P0.20 P0.21 P0.22 P0.23 P0.24 P0.25 P0.26 P0.27 P0.28 P0.29 P0.30 P0.31
11 保留 匹配1.2 匹配1.2 匹配1.3 匹配1.3 匹配1.3 匹配1.3 EINT3 捕获1.3 捕获1.3 匹配0.0 匹配0.0 保留 保留 保留 匹配0.1 匹配0.1 匹配0.2 匹配0.2 匹配0.3 匹配0.3 捕获0.0 捕获0.0
复位值 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
SCK0 MISO0 捕获0.1 捕获0.1 匹配0.1 匹配0.1 保留 保留 保留 EINT2 保留 EINT3 保留 00 00 00 00 00 00 00 00 00 00 00 00
表示寄存器中的控制位 0.2 捕获0.2 GPIO P0.6 MOSI0 捕获 如[9:8]表示PINSEL0寄存器的第9和8位 P0.7 GPIO P0.7 SSEL0 PWM2
PINSEL0 = (PINSEL0 & 0xFFF0FFFF) | (0x05 << 16);
2011-4-16
西安邮电学院
计算机系
page
8
4.7 引脚连接模块
应用示例2（Easyarm2131开发板）
要求将P0.7、P0.16、P1.18~P1.25设置为GPIO 要求不能改变未提到的端口。 自己试试吧…………
P0.0选择TXD0 例如：P0.0选择 P0.0选择PWM1 P0.0默认为GPIO 功能，配置对应 ‘保留’功能， 功能 位为01 则配置对应位为 位为10 11
引脚连接寄存器 PINSEL0 1:0 11 10 01 00
GPIO 引脚P0.0 TXD0 PWM1输出 保留 PINSELx
2011-4-16
如：PINSEL[19:18]设置为01时， 捕获1.1 GPIO P0.11 CTS 捕获1.1 保留 引脚P0.9的功能为RXD1 匹配1.0 DSR 匹配1.0 保留
DTR CD RI 匹配1.1 匹配1.1 EINT1 EINT2
计算机系
保留 保留 保留
西安邮电学院
page
5
寄存器描述－PINSEL1
应用示例1
要求将P0.8、P0.9设置为TxD1、RxD1 通过查阅PINSE0寄存器设置表，得到P0.9和P0.8 的控制位为PINSEL0[19:16]，当该域设置为[0101] (0x05)时选择 RxD1和 TxD1。
PINSEL0 = 0x05 << 16;
为了不影响别的管脚连接设置，通常选择下面的 设置方法。
第4章 LPC2000系列 ARM 硬件结构
2011-4-16
Hale Waihona Puke 西安邮电学院计算机系
page
1
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8.向量中断控制器
PINSEL0 = PINSEL0 & 0xFFFF3FFF; P0.7=gpio PINSEL1 = PINSEL1 & 0xFFFFFFFC; P0.16=gpio PINSEL2 = PINSEL2 & 0xFFFFFFF7; P1.18~P1.25=gpio
2011-4-16
西安邮电学院
计算机系
00 GPIO P0.16 GPIO P0.17 GPIO P0.18 GPIO P0.19 GPIO P0.20 GPIO P0.21 GPIO P0.22 GPIO P0.23 GPIO P0.24 GPIO P0.25 GPIO P0.27 GPIO P0.28 GPIO P0.29 GPIO P0.30
01 EINT0 捕获1.2 捕获1.2 捕获1.3 捕获1.3 匹配1.2 匹配1.2 匹配1.3 匹配1.3 PWM5 保留 保留 保留 保留 保留 AIN0 AIN1 AIN2 AIN3 保留
西安邮电学院 计算机系
10 匹配0.2 匹配0.2 SCK1 MISO1 MOSI1 SSEL1 保留 捕获0.0 捕获0.0 保留 保留 保留 捕获0.1 捕获0.1 捕获0.2 捕获0.2 捕获0.3 捕获0.3 EINT3
西安邮电学院
计算机系
page
3
4.7 引脚连接模块
寄存器描述
LPC2000系列微控制器具有三个32位宽度PINSEL 寄存器，其中PINSEL0和PINSEL1控制端口P0， PINSEL2根据芯片的不同控制的端口数量也不同 。 PINSEL0和PINSEL1寄存器中每两位对应控制着一 个引脚的连接状态，所以一个引脚最多可以有4种不 同的功能供选择。
3
为0时，P1.25:16作GPIO使用 P1.25:16作GPIO使用 P1.25:16作跟踪端口使用 为1时，P1.25:16作跟踪端口使用
复位时将P1.20引脚电平取 复位时将P1.20引脚电平取 P1.20 反后作为该位复位值
31:4
保留
NA
2011-4-16
西安邮电学院
计算机系
page
7
4.7 引脚连接模块