数字电子技术模拟试题
数字电子技术模拟试题及答案
《数字电子技术》模拟试题 20分）一、填空题（每题2分，共 1511、十六进制数97 。
，对应的十进制数为 0 时，输出为2”描述的是与运算的规则。
、“至少有一个输入为 0 变量逻辑函数有16个最小项。
、 4 3 运算。
非和 4、基本逻辑运算有: 与、或加器。
半 5、两二进制数相加时，不考虑低位的进位信号是电平。
高 6、TTL器件输入脚悬空相当于输入线、地址线和控制线。
数据 7、RAM的三组信号线包括：位。
最高8、采用四位比较器对两个四位数比较时，先比较15分）二、单项选择题（每个3分，共的国标逻辑符号中是异或门。
B 1、图1图1C 。
2、下列逻辑函数表达式中可能存在竞争冒险的是B)(B?(A?C)F? B A )B?C)(?(A?BFF?(A?B)(B?C)F?(A?B)(B?C) D C3、下面逻辑式中，不正确的是_ A___。
ABC?A?B?C B. A. A??ABA D. C. AA??B)A(BAAB?4、时序逻辑电路中必须有___B___。
A. 输入逻辑变量B. 时钟信号C. 计数器D. 编码器5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。
A. 输出相同次态不同D. 次态相同C. 输出不同B.10分）三、简答题（共A??B左边＝（A?）（A?B）（?1A?A?B）?解：分） 1、（证明：4B?BA?A?A12、某逻辑函数的真值表如表所示，画出卡诺图。
（6分）某逻辑函数的真值表 1 表F B A C0 0 0 01 1 0 01 0 1 0X 1 1 0X 0 0 10 0 1 11 1 0 1X1 11分）四、分析题（20Z图2分析图2所示电路的逻辑功能。
1）列出其时钟方程：（2分） CP1＝CP↑；CP0＝CP↑。
2）列出其驱动方程：（4分）Q1；K0＝＝1 ；J0。
Q0J1＝；K1＝1?Q?Q1或XX3）列出其输出方程：（1分）Z＝XQ1Q0n?1n?1?QQ1Q0Q?Q1?Q0?XQ1或Q1?Q0?XQ1Q04）求次态方程：4（分）；10分）9）作状态表及状态图（5．五、波形题（10分）出图如3所示，试画的，入已知输信号XY，Z波形的波形。
(完整版)数字电子技术基础模拟试题及答案完整
Q K1=1； J 2
n 1
Q J Q Q K2
n；
1
3
nn 12
K
3
Qn 1
Qn 2
Y
Q3n ；Q1n1
Qn 1
Q Q Q Q Q Q Q n1
2
nn
nn
n
n
12
12
1
2
Q Q Q Q Q Q Q n1
nnn
nnn
3
1 23
1 23
（2）（4 分）
复位：
RD
Qn Qn 32
（5 分）
密
5． × 6． √ 7． × 8． √ 9． ×
d2 d3
c．“1101” d．“0000”
10
0
↑
×
8．下列描述不正确的是（ ）
×××
a．EEPROM 具有数据长期保存的功能且比1 E0PROM 在1数据改写↑上更方×便
b．DAC 的含义是数-模转换、ADC 的含义×是×模×数转换
c．积分型单稳触发器电路只有一个状态 1 1
× × ××
d．上面描述至少有一个不正确
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
4．请用 555 定时器实现一个单稳态触发电路（暂态时间为 1S）， 555 定时器功能表及引脚图如下：
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
数字电子技术测试试卷与答案
附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD 码计数器分别需要（ ）级、（ ）级和（ ）级触发器。
一个五位二进制加法计数器，由00000状表D.1题一（7）真值表D 1EN 1D 2EN 2F态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
西南交通大学《数字电子技术》模拟试题(含答案)
西南交通大学《数字电子技术》模拟试题一. 简答填空题（共20分，第6小题每空2分，其它每空1分）1． 某数字信号的逻辑值为0111010，设高电平电压为5V ，低电平电压为0V 。
试绘出该信号的数字波形。
波形：2． 已知某时序电路的状态转换表如下，如果初态为S 0，输入序列为X=110101101时，则输出序列为 。
3． 写出下图所示各门电路的输出状态（0或1）。
已知V IH =3.6V ，V IL =0.4V ，图（a ）、（b ）是TTL 门，图（c ）、（d ）是CMOS 门。
4． 一个存储容量为256K ×8的存储器，地址线有 条，数据线有 条。
5． 如要将一个最大幅度为5.1V 的模拟信号转换为数字信号，要求输入每变化20mv ，输出信号的最低位(LSB)发生变化，应选用 位A/D 转换器，其分辨率为 %。
6． 四个电路输入V I 、输出V O 的波形如图所示，试简答分别次态/输出实现下列功能的最简电路类型（不必画出电路）。
7． 写出下图所示PLD 的输出F 1、F 2逻辑表达式。
二. 逻辑代数和组合逻辑1. 公式法化简下列函数为最简与或式。
（4分）BD C D A B A C B A D C B A F ++++=),,,(2. 分析以下组合电路的功能，要求写出图示电路的逻辑表达式（3分），列出其真值表（2分），并说明电路的逻辑功能（2分）。
F 1=F 2=（a ）三. 用或非门设计一个组合电路。
其输入为8421BCD 码，输出L 当输入数能被4整除时为1，其他情况为0。
（0可以被任何整数整除，要求有设计过程，给出电路图）（1）建立真值表 （3分） （2）写出函数的最小项表达式 （3分） （3）化简函数表达式 （4分） （4）用或非门实现。
（4分）四. 已知时序电路如图所示。
1． 请写出各触发器的驱动方程和次态方程。
（5分） 2． 画出电路的状态（Q 1Q 0）转换图。
《数字电子技术》模拟试题及答案
《数字电子技术》模拟试题一、填空题（每题2分，共20分）1、十六进制数97，对应的十进制数为 （1） 。
2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。
3、 （3） 变量逻辑函数有16个最小项。
4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。
5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。
6、TTL 器件输入脚悬空相当于输入 （8） 电平。
7、RAM 的三组信号线包括： （9） 线、地址线和控制线。
8、采用四位比较器对两个四位数比较时，先比较 （10） 位。
二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。
图12、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。
A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++=3、下面逻辑式中，不正确的是_ （13）____。
A.C B A ABC ⋅⋅=B. A AB A +=C. ()A A B A +=D. AB BA =4、时序逻辑电路中必须有___（14）___。
A. 输入逻辑变量 B. 时钟信号C. 计数器D. 编码器5、有S1，S2两个状态，条件 （15） 可以确定S1和S2不等价。
A. 输出相同B. 输出不同C. 次态相同D. 次态不同三、简答题（共10分）1、证明：B A B A A +=+（4分）2、某逻辑函数的真值表如表1所示，画出卡诺图。
（6分） 表1 某逻辑函数的真值表A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 1 11X四、分析题（20分）图2分析图2所示电路的逻辑功能。
1）列出其时钟方程：（2分） CP1＝ ；CP0＝ 。
2）列出其驱动方程：（4分）J1＝ ；K1＝ ；J0＝ ；K0＝ 。
数字电子技术习题库及参考答案
数字电⼦技术习题库及参考答案数字电⼦技术习题库⼀、填空题（每空1分，共20分）1. 有⼀数码10010011，作为⾃然⼆进制数时，它相当于⼗进制数（），作为8421BCD 码时，它相当于⼗进制数（）。
2.三态门电路的输出有⾼电平、低电平和（）3种状态。
3．TTL 与⾮门多余的输⼊端应接（）。
4．TTL 集成JK 触发器正常⼯作时，其和端应接（）电平。
5. 已知某函数，该函数的反函数（）。
6. 如果对键盘上108个符号进⾏⼆进制编码，则⾄少要（）位⼆进制数码。
7. 典型的TTL 与⾮门电路使⽤的电路为电源电压为（）V ，其输出⾼电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输⼊为A 2A 1A 0 110时，输出应为（）。
9．将⼀个包含有32768个基本存储单元的存储电路设计16位为⼀个字节的ROM 。
该ROM 有（）根地址线，有（）根数据读出线。
10. 两⽚中规模集成电路10进制计数器串联后，最⼤计数容量为（）位。
11. 下图所⽰电路中， Y 1＝（）；Y 3 ＝（）。
12. 某计数器的输出波形如图1所⽰，该计数器是（）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
d R d S ??? ??+??? ??++=D C AB D C A B F F 01234567Y Y Y Y Y Y Y YABY 1 Y 2 Y 3⼆、单项选择题（本⼤题共15⼩题，每⼩题2分，共30分）（在每⼩题列出的四个备选项中只有⼀个是最符合题⽬要求的，请将其代码填写在题后的括号内。
错选、多选或未选均⽆分。
）1. 函数F(A,B,C) AB+BC+AC 的最⼩项表达式为( ) 。
A ．F(A,B,C) ∑m （0，2，4） B. (A,B,C) ∑m （3，5，6，7） C ．F(A,B,C) ∑m （0，2，3，4） D. F(A,B,C) ∑m（2，4，6，7）2．8线—3线优先编码器的输⼊为I 0—I 7 ，当优先级别最⾼的I 7有效时，其输出的值是（）。
数电期末模拟题及答案
《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（）A、A⊕1=AB、A⊙0=AC、A+AB=AD、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（）A、F=∑m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)的RAM。
、、C、D、．函数F=A C+AB+，无冒险的组合为（）。
B=C=1B、C=0D、B=C=OA、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（1×10分）（）1、在二进制与十六进制的转换中，有下列关系：（）B=（9DF1）H（）2、8421码和8421BCD码都是四位二进制代码。
（）3、二进制数1001和二进制代码1001都表示十进制数9。
（）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的开关速度。
（）5、OC与非门的输出端可以并联运行，实现“线与”关系，即L=L1+L2（）6、CMOS门电路中输入端悬空作逻辑0使用。
（）7、数字电路中最基本的运算电路是加法器。
（）8、要改变触发器的状态，必须有CP脉冲的配合。
（）9、容量为256×4的存储器，每字4位，共计256字，1024个存储单元。
（）10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。
是否、C，CP，试四→4,试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为（左位在先），画出电路连线图。
附74LS161四位同步二进制加法计数器芯片功能表。
《数字电子技术》模拟题二一、单项选择题（2×10分）1．在下列数据中，数值最小的是（）A 、59HB 、130OC 、1010111B8421BCD2．函数的标准与或表达式是（）4D 触发器7,计9．用容量为16K ×8位存储芯片构成容量为64K ×8位的存储系统，需（）片16K ×8位存储芯片,需()根地址线,( )根数据线。
《数字电子技术》模拟试题西南交通大学
《数字电子技术》模拟试题西南交通大学《数字电子技术》模拟试题级别层次专业学号姓名成绩一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内 (本大题共10小题，总计23分) 1、(本小题2分)图示逻辑电路为( )。
(a) “ 与非” 门(b) “ 与” 门(c) “ 或” 门(d) “ 或非” 门ABC2、(本小题2分)场效应管门电路如图所示，该电路为( )。
(a)“ 与非” 门(b) “ 非” 门(c) “ 或”门+UDDF3、(本小题2分)逻辑图和输入 A ，B 的波形如图所示，分析在 t 1 时刻输出 F 为( )。
(a) “1”(b) “0”(c) 任意t 1=1AFBA B4、(本小题2分)半加器的逻辑图如下，指出它的逻辑式为( )。
(a) S =A ⊕B C =AB (b) S =A B+A B C =A B (c) S =A ⊕B C =ABABCS5、(本小题2分)逻辑电路如图所示，当A=“0”，B=“1” 时，C 脉冲来到后 D 触发器 ( )。
(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1”B6、(本小题2分)某数/模转换器的输入为 8 位二进制数字信号（D 7 ~ D 0)，输出为 0~25.5V 的模拟电压。
若数字信号的最低位是“1” 其余各位是“0”，则输出的模拟电压为( )。
(a) 0.1V (b) 0.01V (c) 0.001V7、(本小题2分)逻辑式F =A BC +ABC +A B C ，化简后为( )。
(a) F =A B +B C (b)F =A C +AB (c) F =A C +BC8、(本小题3分)二位二进制译码器的逻辑式为 Y 0=B A 、Y 1 =B A 、Y 2 =B A 、Y 3 =BA ，由逻辑式画出的逻辑电路为 ( )。
B A()b A()a9、(本小题3分)如图所示逻辑电路为（）。
(a) 异步二进制计数器 (b) 异步四进制计数器 (c) 异步八进制计数器C10、(本小题3分)如图所示时序逻辑电路为（）。
计算机本《数字电子技术》练习题及答案解析
一、选择题1.十进制数1的余3码是_____C___。
A ．1011B ．1010C ．0100D ．10012.格雷码的特点是相邻码组中有___C____位码相异。
A ．三位 B.两位 C.一位 D.四位3. n 个变量的最小项是 A 。
A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.下述BCD 码中，属于有权码的是__D____。
A.余3码B.循环码C.格雷码D.8421码 5. 最小项ABCD 的逻辑相邻项是_____C___。
A ．ABCD B. ABCD C.ABCD D. ABCD 6. 时序电路中对于自启动能力的描述是 B 。
A. 无效状态自动进入有效循环，称为具有自启动能力。
B. 无效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
C. 有效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
D. 有效状态自动进入有效循环，称为具有自启动能力。
7.用四选一数据选择器实现函数0101A A A A Y +=，应使___A_____。
（ ）A .D 0=D 2=0，D 1=D 3=1 B. D 0=D 2=1，D 1=D 3=0 C.D 0=D 1=0，D 2=D 3=1 D. D 0=D 1=1，D 2=D 3=0 8. 全加器中向高位的进位1+i C 为__B ___。
A.ii i C B A ⊕⊕ B .i i i i i C B A B A )(⊕+C.ii i C B A ++ D.ii i B C A )(⊕9.能实现从多个输入端中选出一路作为输出的电路称为__C______。
A.触发器B.计数器 C .数据选择器 D.译码器 10.用3个JK 触发器最多可以设计模 D 的计数器。
(完整版)数字电子技术基础试题模拟题及答案(2)
数字电子技术基础试题（二）一、填空题 : (每空1分，共10分)1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的8421BCD 码为（10011000 ） 8421BCD 。
2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。
3 .下图所示电路中的最简逻辑表达式为。
AB4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。
5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 同或；F 2 与非门；F 3 或门。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ）A、m 1与m 3B、m 4与m6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：（B ）A 、 A+BC ；B 、（ A+B ）C ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是（D ）A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（A ）。
A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器，其地址线为（C ）条。
A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。
数字电子技术模拟试题及参考答案
数字电子技术模拟试题及参考答案多做一些模拟试题能帮助你更好地掌握数字电子技术课程的知识。
以下是要与大家分享的数字电子技术模拟试题，供大家参考!(每空3分，共15分)1.逻辑函数有四种表示方法，它们分别是( )、( )、( )和( )。
2.将xx个“1”异或起来得到的结果是( )。
3.由555定时器构成的三种电路中，( )和( )是脉冲的整形电路。
4.TTL器件输入脚悬空相当于输入( )电平。
5.根本逻辑运算有: ( )、( )和( )运算。
6.采用四位比拟器对两个四位数比拟时，先比拟( )位。
7.触发器按动作特点可分为根本型、( )、( )和边沿型;8.如果要把一宽脉冲变换为窄脉冲应采用 ( ) 触发器9.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是( )电路和( )电路。
10.施密特触发器有( )个稳定状态.，多谐振荡器有( )个稳定状态。
11.数字系统按组成方式可分为、两种;12.两二进制数相加时，不考虑低位的进位信号是 ( ) 加器。
13.不仅考虑两个相加，而且还考虑相加的运算电路，称为全加器。
14.时序逻辑电路的输出不仅和有关，而且还与有关。
15.计数器按CP脉冲的输入方式可分为和。
16.触发器根据逻辑功能的不同，可分为、、、、等。
17.根据不同需要，在集成计数器芯片的根底上，通过采用、、等方法可以实现任意进制的技术器。
18.4. 一个 JK 触发器有个稳态，它可存储位二进制数。
19.假设将一个正弦波电压信号转换成同一频率的矩形波，应采用20. 把JK触发器改成T触发器的方法是。
21.N个触发器组成的计数器最多可以组成22.根本RS触发器的约束条件是23.对于JK触发器，假设J?K，那么可完成触发器的逻辑功能;假设J?K，那么可完成 D 触发器的逻辑功能。
(5分)：1、(11.001)2=( )16=( )102、(8F.FF)16=( )2=( )103、( 25.7)10=( )2=( )164、(+1011B)原码=( )反码=( )补码5、(-101010B)原码=( )反码=( )补码(5分)1、化简等式Y?ABC?ABC?ABCY?AB?AC?BCY?CD(A?B)?ABC?ACD，给定约束条件为：AB+CD=02 用卡诺图化简函数为最简单的与或式(画图)。
数字电子技术-模拟题
《数字电子技术》模拟题一,选择题1.下列选项中,叙述不正确的是().A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[答案]:B2.下列选项中,叙述不正确的是().A.任意两个不同的最小项之积,值恒为0.B.RAM的特点是一旦停电,所存储的内容不会丢失.C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等.D.单向导电特性是半导体二极管最显著的特点.[答案]:B3.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需()片.A.3B.4C.5D.10[答案]:A4.余3码10001000对应的2421码为().A.1010101B.10000101C.10111011D.11101011[答案]:C5.8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中.A.1B.2C.4D.8[答案]:D6.A+BC=().A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C7.EEPROM是指().A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[答案]:D8.下列说法正确的是()A.JK之间有约束B.主从JK触发器的特性方程是CP上升沿有效.C.主从JK触发器没有空翻现象D.JK之间没有约束[答案]:C9.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D10.n位触发器构成的扭环形计数器,其无关状态数有()个.A.2n-nB.2n-2nC.2nD.2n-1[答案]:B11.N个触发器可以构成能寄存()位二进制数码的寄存器.A.NB.N+1C.N-1D.2N[答案]:A12.OC门在使用时须在()之间接一个电阻.A.输出与地B.输出与电源C.输出与输入D.输入与电源[答案]:B13.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有().A.触发器C.MOS管D.电容[答案]:A14.欲将容量为128×8的RAM扩展为1024×8,则需要控制各片选端的辅助译码器的输出端数为().A.1B.2C.3D.8[答案]:D15.若在编码器中有50个编码对象,则要求输出二进制代码位数为()位.A.5B.6C.10D.50[答案]:B16.存储8位二进制信息要()个触发器.A.4B.8C.2D.16[答案]:B17.触发器有两个稳态,存储8位二进制信息要()个触发器.A.2B.8C.16D.32[答案]:B18.随机存取存储器RAM中的内容,当电源断掉后又接通,存储器中的内容().A.不确定B.保持不变C.全部为0D.全部改变[答案]:A19.只读存储器ROM在运行时具有()功能.A.读/无写B.读写D.无读/无写[答案]:A20.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[答案]:A21.求一个逻辑函数F的对偶式,不可将F中的().A.”·”换成”+”,”+”换成”·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中”0”换成”1”,”1”换成”0”[答案]:B22.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器.A.2B.3C.4D.8[答案]:B23.对于四位二进制译码器,其相应的输出端共有().A.4个B.16个C.8个D.10个[答案]:B24.函数F(A,B,C)=AB+BC+AC的最小项表达式为().A.(A,B,C)=∑m(3,5,6,7)B.F(A,B,C)=∑m(0,2,3,4C.F(A,B,C)=∑m(0,2,4)D.F(A,B,C)=∑m(2,4,6,7)[答案]:C25.在何种输入情况下,”或非”运算的结果是逻辑1.()A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为1[答案]:A26.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器.A.9B.20C.4D.5[答案]:B27.一个容量为512×1的静态RAM具有().A.地址线9根,数据线1根B.地址线1根,数据线9根C.地址线512根,数据线9根D.地址线9根,数据线512根[答案]:A28.以下参数不是矩形脉冲信号的参数().A.周期B.占空比C.脉宽D.扫描期[答案]:D29.相同为”0”不同为”1”它的逻辑关系是().A.异或逻辑B.与逻辑C.或逻辑D.同或逻辑[答案]:A30.下列四种类型的逻辑门中,可以用()实现三种基本运算.A.与门B.或门C.非门D.与非门[答案]:D31.下列说法正确的是()A.多谐振荡器有两个稳态B.多谐振荡器有三个稳态C.多谐振荡器有一个稳态和一个暂稳态D.多谐振荡器有两个暂稳态[答案]:D32.555定时器的阈值为().A.1/3VCCB.2/3VCCC.1/3VCC和2/3VCCD.1/3VCC和VCC[答案]:C33.555定时器构成施密特触发器时,其回差电压为().A.VCCB.1/2VCCC.2/3VCCD.1/3VCC[答案]:D34.十进制数25用8421BCD码表示为().A.10101B.00100101C.100101D.10101[答案]:B35.余3码01111001对应的8421BCD码为:()A.1000110B.111001C.1100110D.10011100[答案]:A36.常用的BCD码有().A.奇偶校验码B.格雷码C.ASCII码D.余三码[答案]:D37.要构成容量为4K×8的RAM,需要()片容量为256×4的RAM.A.2B.4C.8D.32[答案]:D38.由n个变量构成的最大项,有()种取值组合使其值为1.A.nB.2nC.2nD.2n-1[答案]:D39.当逻辑函数有n个变量时,共有()个变量取值组合?A.nB.2nC.n2D.2n[答案]:D40.某RAM有8位数据线,13位地址线,则其存储容量为().A.4KBB.8KBC.16KBD.64KB[答案]:B41.以下表达式中符合逻辑运算法则的是().A.C·C=C2B.1+1=10C.0<1D.A+1=1[答案]:D42.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小,能耗最低,能得到普及应用的实现方式是().A.机械式B.电磁式C.分立元件式D.集成电路[答案]:D43.若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用()个触发器.A.2B.3C.4D.10[答案]:C44.下列门电路属于双极型的是().A.OC门C.NMOSD.CMOS[答案]:A45.设计一个模10计数器需要()个触发器.A.3B.4C.6D.10[答案]:B46.某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,试计算它的最大存储量是:()A.32GB.64GC.128GD.16G[答案]:B47.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异或门.A.2B.3C.4D.5[答案]:B48.下列属于有权码的是().A.2421码B.余3循环码C.格雷码D.ASCⅡ码[答案]:A49.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与或非门[答案]:D50.当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于().A.组合逻辑电路B.时序逻辑电路D.数模转换器[答案]:A51.一位十六进制数可以用()位二进制数来表示.A.1B.2C.4D.16[答案]:C52.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为().A.4VB.8.125VC.6.25VD.9.375V[答案]:B53.下列各门电路中,()的输出端可直接相连,实现线与.A.一般TTL与非门B..集电极开路TTL与非门C..一般CMOS与非门D.一般TTL或非门[答案]:B54.实现两个四位二进制数相乘的组合电路,应有()个输出函数.A.8B.9C.10D.11[答案]:A55.函数F=AB+BC,使F=1的输入ABC组合为()A.ABC=110B.ABC=101C.ABC=010D.ABC=000[答案]:A56.十六路数据选择器的地址输入(选择控制)端有()个.A.16B.2C.4D.8[答案]:C57.下列不属于数字逻辑函数的表示方法的是().A.真值表B.占空比C.逻辑表达式D.逻辑图[答案]:B58.下面几种逻辑门中,可以用作双向开关的是().A.CMOS传输门B.OD门C.异或门D.三态门[答案]:A59.四个触发器组成的环行计数器最多有()个有效状态A.4B.16C.8D.6[答案]:B60.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.8B.15C.7D.1[答案]:B61.以下各电路中,()可以完成延时功能.A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器[答案]:B62.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9[答案]:B63.在一个8位的存储单元中,能够存储的最大无符号整数是().A.(256)10B.(127)10C.(128)10D.(255)10[答案]:D64.五个D触发器构成环形计数器,其计数长度为().A.5B.10C.15D.20[答案]:A65.利用异步清零端构成N进制加法计数器,则应将()所对应的状态译码后驱动清零控制端.A.NB.N-1C.N+1D.0[答案]:A66.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时作用[答案]:C67.4线-16线译码器有()输出信号.A.1B.4C.8D.16[答案]:D68.8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出的值是().A.111B.10C.0D.101[答案]:C69.在何种输入情况下,”与非”运算的结果是逻辑0.()A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1[答案]:D70.补码1.1000的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1000[答案]:D71.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态. [答案]:A72.多谐振荡器可产生().A.正弦波B.矩形脉冲C.三角波D.锯齿波[答案]:B73.多谐振荡器有().A.两个稳定状态B.一个稳定状态,一个暂稳态C.两个暂稳态D.记忆二进制数的功能[答案]:C74.多谐振荡器与单稳态触发器的区别之一是().A..前者有2个稳态,后者只有1个稳态B..前者没有稳态,后者有2个稳态C.前者没有稳态,后者只有1个稳态D.两者均只有1个稳态,但后者的稳态需要一定的外界信号维持[答案]:C75.一个触发器可记录一位二进制代码,它有()个稳态.A.0B.2C.1D.4[答案]:B76.卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系表示逻辑上的相邻.A.二进制码B.循环码C.ASCII码D.十进制码[答案]:B77.标准或-与式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[答案]:B78.逻辑函数的表示方法中具有唯一性的是().A.真值表B.表达式C.逻辑图D.状态图[答案]:A79.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为1C.令函数值为0D.根据化简的需要令函数值为0或者1[答案]:D80.时序逻辑电路的一般结构由组合电路与()组成.A.全加器B.存储电路C.译码器D.选择器[答案]:B二,判断题1.”0”的补码只有一种形式.[答案]:T2.构成一个7进制计数器需要3个触发器[答案]:T3.8421码1001比0001大.[答案]:T4.A/D转换器的功能是将数字量转换成模拟量.[答案]:F5.A+AB=A+B[答案]:F6.CMOS与非门的未用输入端应连在高电平上.[答案]:T7.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能.[答案]:F8.Mealy型时序电路:电路输出是输入变量与触发器状态的函数.[答案]:T9.输出与输入有直接的关系,输出方程中含输入变量的是Moore型时序电路.[答案]:F10.在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性.[答案]:T11.利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态.[答案]:T12.PAL的每个与项都一定是最小项.[答案]:F13.PAL和GAL都是与阵列可编程,或阵列固定.[答案]:T14.PROM不仅可以读,也可以写(编程),则它的功能与RAM相同.[答案]:F15.PROM的或阵列(存储矩阵)是可编程阵列.[答案]:T16.ROM的每个与项(地址译码器的输出)都一定是最小项.[答案]:T17.ROM和RAM中存入的信息在电源断掉后都不会丢失.[答案]:F18.RS触发器的输出状态QN+1与原输出状态QN无关.[答案]:F19.八进制数(8)8比十进制数(8)10小.[答案]:F20.Moore型时序电路:电路输出仅仅是触发器状态的函数.[答案]:T21.RAM由若干位存储单元组成,每个存储单元可存放一位二进制信息. [答案]:T22.电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移. [答案]:T23.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号. [答案]:T24.反码和补码均可实现将减法运算转化为加法运算.[答案]:F25.环形计数器如果不作自启动修改,则总有孤立状态存在.[答案]:T26.用或非门可以实现3种基本的逻辑运算.[答案]:T27.由或非门构成的基本RS触发器输入端RS为10时,次态为1.[答案]:F28.计数器的模是指对输入的计数脉冲的个数.[答案]:F29.计数器的模是指构成计数器的触发器的个数.[答案]:F30.并行加法器采用先行进位(并行进位)的目的是提高运算速度.[答案]:F31.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程,则它与RAM随机存取存储器的功能相同.[答案]:F32.逻辑变量的取值,1比0大.[答案]:F33.若逻辑方程AB=AC成立,则B=C成立.[答案]:F34.在若干个逻辑关系相同的与-或表达式中,其中包含的与项数最少,且每个与项中变量数最少的表达式,称最小项表达式.[答案]:F35.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.[答案]:F36.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件.[答案]:T37.计数器除了能对输入脉冲进行计数,还能作为分频器用.[答案]:T38.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.[答案]:T39.计数模为2n的扭环计数器所需的触发器为n个.[答案]:T40.采用奇偶校验电路可以发现代码传送过程中的所有错误.[答案]:F三,问答题1.TTL与非门闲置的输入端能否悬空处理?CMOS与非门呢?[答案]:TTL与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理:而CMOS与非门闲置的输入端是不允许悬空处理的.2.在数字系统中为什么要采用二进制?[答案]:1.可行性采用二进制,只有0和1两个状态,需要表示0,1两种状态的电子器件很多,如开关的接通和断开,晶体管的导通和截止,磁元件的正负剩磁,电位电平的高与低等都可表示0,1两个数码.使用二进制,电子器件具有实现的可行性.2.简易性二进制数的运算法则少,运算简单,使计算机运算器的硬件结构大大简化(十进制的乘法九九口诀表55条公式,而二进制乘法只有4条规则).3.逻辑性由于二进制0和1正好和逻辑代数的假(false)和真(true)相对应,有逻辑代数的理论基础,用二进制表示二值逻辑很自然.3.时序逻辑电路的基本单元是什么?组合逻辑电路的基本单元又是什么?[答案]:时序逻辑电路的基本单元是触发器,组合逻辑电路的基本单元是门电路.4.试述卡诺图化简逻辑函数式的步骤.[答案]:利用卡诺图化简逻辑函数式的步骤:1.根据变量的数目,画出相应方格数的卡诺图;2.根据逻辑函数式,把所有为”1”的项画入卡诺图中;3.用卡诺圈把相邻最小项合并,合并时就遵照卡诺圈最大优化原则;4.根据所圈的卡诺圈,消除圈内全部互非的变量,每一个圈作为一个”与”项,将各”与”项相或,即为化简后的最简与或表达式.5.在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象是什么?抑制空翻的最好措施是什么?[答案]:在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.6.分析组合逻辑电路目的是什么?有几个步骤?[答案]:分析组合逻辑电路,目的就是清楚该电路的功能.分析步骤一般有以下几个步骤:1.根据已知逻辑电路图写出相应逻辑函数式:2.对写出的逻辑函数式进行化简.如果从最简式中可直接看出电路功能,则以下步骤可省略:3.根据最简逻辑式写出相应电路真值表,由真值表输出,输入关系找出电路的功能:4.指出电路功能.。
数字电子技术模拟试题与解答共36页
60、生活的道路一旦选定，就要勇敢地 走到底 ，决不过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
数字电子技术模拟试题与解答
21、没有人陪你走一辈子，所以你要 适应孤 独，没 有人会 帮你一 辈子， 所以你 要奋斗 一生。 22、当眼泪流尽的时候，留下的应该 是坚强 。 23、要改变命运，首先改变自己。
24、勇气很有理由被当作人类德性之 首，因 为这种 德性保 证了所 有其余 的德性 。--温 斯顿． 丘吉尔 。 25、梯子的梯阶从来不是用来搁脚的 ，它只 是让人 们的脚 放上一 段时间 ，以便 让别一 只脚能 够再往 上登。
大学课程《数字电子技术》模拟试卷及答案
大学课程《数字电子技术》模拟试卷及答案一、填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。
6．单稳态触发器有两个工作状态和，其中是暂时的。
7．一般ADC的转换过程由、、和4个步骤来完成。
8．存储器的存储容量是指。
某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。
一、判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。
（）2．寄存器属于组合逻辑电路。
（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。
（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。
（）5．PLA的与阵列和或阵列均可编程。
（）6．八路数据分配器的地址输入（选择控制）端有8个。
（ ）7．关门电平U OFF 是允许的最大输入高电平。
（ ）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。
（ ）二、 选择题（共16分，每题2分）1．离散的，不连续的信号，称为（ ）。
A ．模拟信号 B.数字信号2．组合逻辑电路通常由（ ）组合而成。
A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ）。
A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（ ）。
A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（ ）。
《数字电子技术》模拟试题及答案
《数字电子技术》模拟试题一、填空题（每题2分，共20分）1、十六进制数97,对应的十进制数为（1）。
2、“至少有一个输入为0时，输出为（2）”描述的是与运算的规则3、（3）变量逻辑函数有16个最小项。
4、基本逻辑运算有：（4）、（5）和（6）运算。
5、两二进制数相加时，不考虑低位的进位信号是（7）加器。
6、T TL器件输入脚悬空相当于输入（8）电平。
7、R AM的三组信号线包括：（9）线、地址线和控制线。
8、采用四位比较器对两个四位数比较时，先比较（10）位。
二、单项选择题（每个3分，共15分）1、图1的国标逻辑符号中（11）是异或门。
廿廿打吕A B C I）图12、下列逻辑函数表达式中可能存在竞争冒险的是（12）。
A F =（A B）（B C） B F =（A B）（B C）C F =（A B）（B C）D F =（A B）（B C）3、下面逻辑式中，不正确的是_ （13） __ 。
A. ABC = A B CB. A AB = AC. A（A B）=AD. AB 二 BA4、时序逻辑电路中必须有_（14） __ 。
A.输入逻辑变量B.时钟信号C.计数器D.编码器5、有S1，S2两个状态，条件（15）可以确定S1和S2不等价。
A.输出相同B.输出不同C.次态相同D.次态不同三、简答题（共10分）1、证明：A A^ A B （4 分）2、某逻辑函数的真值表如表1所示，画出卡诺图。
（6分）表1某逻辑函数的真值表四、分析题（20分）FFO FF1分析图2所示电路的逻辑功能五、波形题（10分）已知输入信号X , Y , Z的波形如图3所示，试画出F =XYZ X YZ XYZ XY Z 的波形。
xj图3波形图六、设计题（25分）1、设计一电路，译出对应ABCD=0110、1010态的两个信号，作逻辑图。
（10分）2、用74LS151 实现 F 二 X Yz XYZ X Y Z XYZ 已知74LS151的功能表如表2所示，逻辑符号如图4所示。
《数字电子技术》模拟试题6答案.doc
《数字电子技术》模拟试题6答案填空题（每空1分，共16分）1、0 , 12、1111011, 173, 7133、 A4、0, 1,高阻5、1, 06、4,二进制，77、N5.5V9、8, 810、8二、选择题（每题2分，共20分，多选.少选、错选均不得分）1、B2、A3、C4、C5、B6、C7、B8、A9、A 10、D三、判断题（每题1分，共10分）1、F2、T3、F4、F5、F6、T7、F8、T9、F 10、T四、分析题（第一题6分，第二题12分，第三题8分，第四题8分，共34分）2、（a）有错误，输入端的另两条线应通过R接地；（6分）（b）两个或非门的输出应通过一个与门电路形成输出Y,而不应直接线与。
（6分）3、（1）驱动方程：（3分）丿。
=1,K° = 1 J产心，K\远.=心可点2=反农（2）状态方程（3分）CPQ ； Q ： Q ； er 1 e,n+, Q 賈 10 0 0 1 1 1 21 1 1 1 1 0 31 1 0 1 0 1 41 0 1 1 0 0 51 0 0 0 1 1 60 1 1 0 1 0 70 1 0 0 0 1 8 0 0 1 0 0 0 Qi 1=</. er+K @=Q ； 0+Q ；Q ：=er 0+Q ;Q ：; （CP 1） Q ； y©+瓦Q ；运 N E+Q0 还（CP 1）（3）状态转换真值表、状态图 （3分）（4）从状态图可知，随着CP 脉冲的递增，触发器输出0200。
值是递减的，II 经过8个 CP 脉冲完成一个循环过程。
所以，此电路是一个同步3位二进制（或1位八进制）减法计 数器。
（3分）4、该电路构成施密特触发器，山于555内部比较器C1和C2的参考电压不同，输出电压心 山高电平变为低电平，或山低电平变为高电平所对应的•值不同，形成施密特触发特性。
（4分）| 1 2S 从0逐渐升高的过程，当％ 时，U o = 1；当一U»D <% <—时，U° = 11 2保持不变；当冷<_% 时，〃。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术模拟试题 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
西南交通大学数字电子技术学期考试试题一一. 简答填空题（共20分，第6小题每空2分，其它每空1分）
1．某数字信号的逻辑值为0111010，设高电平电压为5V，低电平电压为0V。
试绘出该信号的数字波形。
波形：
2．已知某时序电路的状态转换表如下，如果初态为S
，输入序列为时，则输出序列为。
输入原态
X
01
S0S3/1S1/0 S1S3/1S2/0 S2S3/1S0/0 S3S1/1S2/0
3．写出下图所示各门电路的输出状态（0或1）。
已知V
IH =，V
IL
=，图（a）、
（b）是TTL门，图（c）、（d）是CMOS门。
4．一个存储容量为256K×8的存储器，地址线有条，数据线有条。
5．如要将一个最大幅度为的模拟信号转换为数字信号，要求输入每变化20mv，输出信号的最低位(LSB)发生变化，应选用位A/D转换器，其分辨率为 %。
6．四个电路输入V
I 、输出V
O
的波形如图所示，试简答分别实现下列功能的最简
电路类型（不必画出电路）。
次态/输
7． 写出下图所示PLD 的输出F 1、F 2逻辑表达式。
二.
1. 2. 3分），列出其真值
表（2分），并说明电路的逻辑功能（2分）。
三. 用或非门设计一个组合电路。
其输入为8421BCD 码，输出L 当输入数能被4整除时为1，其他情况为0。
（0可以被任何整数整除，要求有设计过程，给出电路图）
（1）建立真值表 （3分）
（2）写出函数的最小项表达式 （3分）
（3）化简函数表达式 （4分）
（4）用或非门实现。
（4分）
四. 已知时序电路如图所示。
1． 请写出各触发器的驱动方程和次态方程。
（5分）
2． 画出电路的状态（Q 1Q 0）转换图。
（5分）
F 1=
F 2=
五. 下图为一个电路的状态转换图。
现准备用D 触发器实现该电路，请写出触发器的驱动方程和输出方程。
（S 0、S 1、S 2的编码分别为00、01、11）（15分） 六. 电路见下图。
请问： 1． 74161接成了几进制的计数器（ 3分）
2． 画出输出CP 、Q 0、Q 1、Q 2、L 的波形。
（7分）
（器件功能表见最后一页）
七. 一种能产生7位编码信息的编码电路如图所示。
试分析：（10分） 1． 接通电源但未按下按键P 时各IC 的工作状态； 2． 说明按下图示位置按键P 时，编码值是如何存入8D 寄存器IC5中的；
3． 写出按键P 时，b 7b 6b 5b 4b 3b 2b 1的编码值。
注：IC3的功能描述： G 1G 2：使能信号，低电平有效； A 0A 1A 2A 3：地址输入；
Y 0Y 1······Y 15：译码输出，低电平有效；
J 0 Q 0 CP
K Q J 1 Q 1 CP K Q CP
Q 0 Q 1 1 S 0 S 1
S 2
1/0 1/0 1/1 0/0
0/0
X/Z 输入/输出
S 1 Q 0 Q 1 Q 2 Q S 2 74161 LD E Y
Y
D 7
D 6 D 5
D 4 L
S 0 S 1 S 2
& 1
1 CP
1
使能信号有效时，各译码输出的表达式见表：
八．用555定时器构成的一种触发定时电路如图所示。
（10分）试回答：
1．电路的稳态Q=
2．v i为何种边沿触发触发信号幅值应为多大
3．画出v c及v o从触发翻转到定时结束的波形；
4．导出输出信号脉宽t w的计算公式。
（注：触发信号的脉冲宽度小于输出信号的脉冲宽度）
附：芯片功能表
同步4位二进制计数器74161的符号和功能表如下：
功能表：符号：
其中输出Q3是最高位，输入D3是最高位，C是进位信号，74161只当
8选1选择器74151的符号和功能表如下：
功能表：符号：
8D寄存器内部电路：。