电子科技大学 集成电路原理实验模拟集成电路版图设计与验证 王向展
集成电路实验 王向展
电子科技大学实验报告二、实验项目名称：CMOS模拟集成电路设计与仿真三、实验地点：211大楼606房间四、实验学时：4五、实验目的：（1）综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
（2）学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证六、实验原理：IC设计一般规则：①根据用途要求，确定系统总体方案②根据电路的指标和工作条件，确定电路结构与类型，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
③根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。
④按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。
⑤生成PG带制作掩模版⑥工艺流片⑦测试，划片封装实验模拟基于Cadence 平台的电路设计与仿真七、实验内容：1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路，要求其增益大于60dB, 相位裕度大于45º，功耗小于10mW。
3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。
4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试，要求达到预定的技术指标。
6、整理仿真数据与曲线图表，撰写并提交实验报告。
八、实验仪器与器材（1）工作站或微机终端一台（2）EDA仿真软件 1套九、实验结果：1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求，设计出如下图所示的电路结构。
并进行计算分析，确定其中各器件的参数。
电子科技大学CMOS模拟集成设计Hspice仿真
饱和区 0 < VGS – VTHｎ ＜ VDS
I DSn =
且 [1-1]
1 W K n ( ) n (VGS − VT ) 2 (1 + λ nV DS ) 2 L
其中 Ｋｎ
是跨导参数，ＶＴ 是ＮＭＯＳ阀值电压，Ｗ和Ｌ是ＮＭＯＳ的宽
和长度，λｎ是沟道长度调制系数。
3.2.3 模拟电路中 CMOS 工作在饱和状态区 CMOS 工艺中 NMOS 和 PMOS 用于模拟电路设计时必须工作在饱和区。这一现象 由 MOSFET 的小信号模型的线性特征所决定。 gm = ∆ids W ≅ K n ( ) n (VGS − VT ) ∆v gs L
Hspice 的输入电路程序典型格式如下： *标题描述 电 路 主 体 电路描述 （资料叙述） 资料叙述） 分析形态 （控制叙述） 控制叙述） （输出叙述） 输出叙述） .END (结束叙述) （*引导的注解叙述可安插入其内任一行） 引导的注解叙述可安插入其内任一行）
Байду номын сангаас
---------------------------------------------------------------------------------------------------------------------
9
图 1-13 Hspice Installing
6.
Click “OK”以忽略安装中的 Warnings 如图 1-14。
图 1-14 安装中 Warnings
7. 如图 1-15,Click “OK”以确论 license 文件的路径变量设置的要求信 息。HSPICE2008 安装完成后，再设置系统环境变量。
3
从而和源（S） 、漏（D）两端 p 形成 p 沟道。当 D 和 S 之间有压差，PMOS 就会 导通，形成源漏电流 ISDp。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展
实验报告一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio 或Cadence等软件对电路进行复原。
六、实验仪器设备（1）工作站或微机终端 1台（2）芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
图22、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。
由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence 软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。
报告评分：指导教师签字：。
第一章 - 绪论
型IC。
王向展
2015年5月31日11时37分
15
集成电路原理与设计
双极型 P MOS 单片集成电路 MOS型 NMOS CMOS 按结构分类 BiMOS BiCMOS型 BiCMOS 厚膜混合集成电路 混合集成电路 集成电路 薄膜混合集成电路 按规模分类 SSI 、MSI、LSI、VLSI 、ULSI、GSI 组和逻辑电路 数字电路 时序逻辑电路 线性电路 按功能分类 模拟电路 非线性电路 数模混合电路 按应用领域分类
Bardeen提出了表面态理论， Schokley给出了实现放大器的
基本设想，Brattain设计了实验。 1947 年12 月23 日，第一次 观测到了具有放大作用的晶体管。
王向展
2015年5月31日11时37分
25
集成电路原理与设计
肖克莱(William Shockley)
巴丁(JohnBardeen)
王向展
2015年5月31日11时37分
8
集成电路原理与设计
参考资料：（1995年以前）
1. 双极集成电路分析与设计基础，贾松良，电子工业出版社，1987年。 TN431 146。 2. MOS集成电路分析与设计基础，张建人，电子工业出版社，1987。 3. CMOS VLSI设计原理和系统展望，[美]，Neil Weste著，高教出版 社。TN47 W388。 4. 超大规模集成物理学导论，童勤义，电子工业出版社， TN471。 5. 集成电路设计原理 - 模拟集成电路，复旦大学微电子教研室，高教 出版社。 TN431.1 5222。 6. 超大规模集成电路技术，[美]，施敏，科学出版社。TN49 S93。 7. 双极与MOS模拟集成电路设计，[美]，艾伦.B.格里本，上海交大出 版社。 TN431.1 9188。
版图实验报告(完美版)
图 1-9 带隙基准源的电路原理图 10、完成电路图后按 X 键检查和保存，无错误后退出；
第４页
11、回到 ic6151 界面，依次选择 File->Export->CDL,弹出 CDL Out 界面，个参数如图 1-10 所பைடு நூலகம்；
第８页
实验二： 带隙基准源电路的版图设计
一、实验目的： 1、熟悉 Linux 系统基本命令并学会使用同时熟练画 layout 的一些快捷方式； 2、掌握半导体集成电路的设计规则； 3、掌握半导体集成电路的布局布线； 4、掌握使用 Cadence Virtuoso 版图编辑软件进行模拟 IC 版图布局设计； 5、掌握如何根据电路图提取网表，从而进行 LVS 检查验证； 6、学会使用 cadence 工具对所画版图进行 DRC 验证，确保版图符合工艺设计规则； 7、学会如何看 DRC 和 LVS，以便对错误进行修改。 二、实验原理和内容： 1、设计规则： （1）同层金属之间的距离是 0.6us （2）不同电位的阱间距是 4us （3）在对差分对和电流镜的匹配时，用的共质心的原则 （4）对于电流镜和差分对这类敏感模块要用 guardring （5）对于电阻要加 dummy 2、原理：Virtuoso Layout Editor 是一种基于 LINUX 系统的 EDA 工具，用于集成电路版图 设计。该工具可以进行 DRC 和 LVS 检查验证，DRC（设计规则检查）即查看所画版图是否符 合工艺设计规则，只有通过 DRC 检查，版图才能在现有工艺条件下实现；LVS（版图和电路 图一致性比较）即查看版图是否和电路图一致，只有通过 LVS 检查，版图才能在电学特性和 电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图，然 后进行检查与验证； 3、内容：首先根据已经知道的电路原理图分析其那些器件需要匹配，将匹配的器件画在一 起，分成若干个版图模块。带隙基准源大致分为：电流镜模块，分压电阻模块，差分对模块 以及剩下的单个电阻； 4、需要用到的快捷键： F2 保存 C 键 复制 F 键 满屏 M 键 移动工具 Shift+M 合并工具 K 键 标尺工具 L 键 标签工具
电子科技大学-集成电路原理实验-CMOS模拟集成电路设计与仿真
实验报告课程名称：集成电路原理实验名称：CMOS模拟集成电路设计与仿真一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：SR=I5I I第一级增益：I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益：I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽：GB=I I2I I输出级极点：I2=−I I6I I零点：I1=I I6I I正CMR：I II,III=I II−√I5I3−|I Iℎ3|(III)+I Iℎ1,III负CMR：I II,III=√I5I1+III5,饱和+I Iℎ1,III+I II饱和电压：I II,饱和=√2I III功耗：I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
模拟集成电路分析与设计教学实践研究
模拟集成电路分析与设计教学实践研究摘要：模拟集成电路人才的培养与发展是我国芯片技术发展的核心，为了适应时代发展的趋势，本文对模拟集成电路分析与设计的教学实践进行有效地研究。
在教学目标确认的情况下，设计符合当前半导体、芯片的课程内容和教学大纲，然后制定良好的教学方法，并打造实验和设计环境，从而全面展开人才的培养，并对其的实践、创新能力进行有效地引导。
从而为我国半导体人才的教育与培养提供可靠的支持。
关键词：模拟集成电路；电路分析；分析与设计；教学实践在全球进入信息、数据时代的过程中，集成电路产业的发展创新能力，已经成为我国技术发展、转型的重要核心。
现阶段我国集成电路产业的发展相对比较落后，虽然经过多年的发展，但我国自主集成电路产业的研发、创新能力依然较为落后。
同时集成电路产业具有技术、资金、人才集中的特点，从实际的市场角度来讲，我国集成电路产业，拥有14亿人口的市场，因此在市场与资金方面具有一定的优势。
但在技术和人才方面，却存在大量的缺口，不足以支撑集成电路产业的快速发展与创新。
而根据我国技术发展创新的战略要求，我国在高校教育规划中，进一步要求各高校充分重视集成电路产业相关的专业和技术的研究，但在实际展开的过程中，不少课程依然存在较为落后，与当前市场发展脱节的现象。
因此，需要进一步对集成电路专业的相关课程进行深入的研究，在丰富理论教学内容的同时，采取有效的手段提升相关专业课程的合理性与适用性。
一、教学目标的确定教学目标的确定，需要明确课程具体的教学目标，以及学生在学习的过程中，需要获得的知识、能力和素养。
对于模拟集成电路分析与设计课程来说，学生所学习的基本知识需要具备电路分析、电子器件、模拟电子技术、信号分析等方面的基本概念和原理的充分了解。
并在此基础上，学生应当具备对模拟集成电路进行分析、设计、仿真的能力，能够使用相关的软件展开电路设计，并对其进行有效地优化和验证，还需要从实际的角度出发，对实际中存在的集成电路问题提出有效的解决方案，从而让学生在模拟集成电路领域中进行主动思考，并展开有效的创新。
电子科技大学集成电路实验报告——版图部分实验报告
微电子与集成电路设计实验报告使用L-Edit编辑单元电路布局图一、实验学时：4学时二、实验目的1、熟悉版图设计工具L-Edit的使用环境；2、掌握L-Edit的使用技巧。
三、实验内容：利用L-Edit绘制一个反相器的版图，并利用提取工具将反相器布局图转化为T-Spice 文件。
四、实验结果：1、本次版图设计中的设计技术参数、格点设定、图层设定、设计规则采用的是（C:\TannerLb\LEdit\TECH\mosis\morbn20.tdb）文件的。
2、绘制一个L=2u，W由学号确定的PMOS管掩膜版图。
先确定W。
W等于学号的最后一位乘以2，若学号最后一位 4，则先加10后再乘以2。
所以，要绘制的是一个L=2u，W=（ 16 u）的PMOS管掩膜版图。
（当时我没注意要按学号画，是按指导书上画的，截完图会来看报告才发现）所完成的经DRC检查无错误的PMOS版图为：该PMOS管的截面图为：所完成的经DRC检查无错误的NMOS版图为：该NMOS管的截面图为：4、运用前面绘制好的nmos 组件与pmos 组件绘制反相器inv 的版图。
加入电源Vdd ，地Gnd ，输入A 和输出B 的标号。
所完成的DRC 检查无错误的版图为：5、将反相器布局图转化为T-Spice 文件，该文件的内容为：五、实验总结与体会：进行任何实验时对实验原理的的掌握都是最重要的。
由于实验前的准备不足，实验时遇到了很多的困难，需要好好复习MOS工艺的的基本知识。
在进行版图设计时，需要严格遵循设计规则中对参数、位置的要求，任何的偏差都可能导致错误。
所以每进行一步都要进行检查，修正；但有些错误可以在后续的步骤中自动解决，也需要加以注意。
电子科大微固学院专业课集成电路原理与设计第二章——考研专业课科目ppt课件
条件(1)的满足：①npn管饱和；②利用BC结做二极管且处于 正偏；③npn反向运用。
王向展
*
7
集成电路原理与设计
• npn管工作于截止区 VBC(npn)<0 VEB(pnp)<0
VBE(npn)<0，VCS (npn)>0 VBC(pnp)>0
• npn管工作于放大区
pnp截止
VBE(npn)>0
VBC(npn)<0 VEB(pnp)<0 VCS (npn)>0 VBC(pnp)>0
pnp截止
王向展
*
8
集成电路原理与设计
• npn管工作于饱和区 VBE(npn)>0
VBC(npn)>0 VEB(pnp)>0
VCS (npn)>0 VBC(pnp)>0 • npn管工作于反向工作区 VBE(npn)<0
集成电路原理与设计
电子科大微固学 院专业课集成电 路原理与设计第 二章——考研 专业课科目
集成电路原理与设计
本章重点
1、双极集成电路的寄生效应 2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的 电路结构，工作原理和特点的分析与比较。
王向展
*
2
集成电路原理与设计
双极型逻辑IC的分类 根据电路工作在输出特性曲线的不同区域，可分为饱和 型和非饱和型两大类。 饱和型逻辑IC - 以关态对应截止态，以开态对应饱和态而工 作的双极型逻辑IC。 特点： 输出电平稳定 逻辑摆幅大 电路结构简单 (与非饱和相比) 功耗较低 (与非饱和相比) 使用方便 饱和时基区少子存在存贮效应，开关速度慢
集成电路原理与设计实验教学大纲
电子科技大学微电子与固体电子学院实验教学大纲课程名称：集成电路原理与设计电子科技大学教务处制表一、本课程实验总体介绍1、本课程实验的教学要求：本课程实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，目的是为了锻炼学生的实践动手能力，加深对微电子集成电路及相关理论知识的感性认识，从而为今后从事IC设计研究打下基础。
2、本课程实验内容简介：本课程实验包括集成运算放大器参数的测试、逻辑IC功能和参数测试、集成电路版图识别与提取、CMOS模拟集成电路设计与仿真和模拟集成电路版图设计与验证。
紧密结合依托课程《集成电路原理与设计》的教学内容，通过学生亲自操作和搭建测试电路，加深对数字、模拟IC关键特性参数的理解；尤其是通过对实际IC芯片的提取，掌握集成电路版图设计中布局布线技巧和对特殊图形的考虑；基于业界流行的EDA仿真软件Cadence平台，掌握模拟集成电路版图设计工具的使用和设计技巧。
3、本课程适用专业：微电子学、电子科学与技术（微电子技术）、集成电路设计与集成系统4、考核方式：提交实验报告5、总学时：20学时6、教材名称及教材性质（自编、统编、临时）：自编教材《集成电路原理与设计实验指导书》7、参考资料：《微电子学实验教程》，九院校编写组，东南大学出版社。
二、实验项目基本信息实验项目11、实验项目名称：集成运算放大器参数的测试2、实验项目的性质和任务运算放大器是一种直接耦合的高增益放大器，在外接不同反馈网络后，就可具有不同的运算功能。
运算放大器除了可对输入信号进行加、减、乘、除、微分、等数学运算外，还在自动控制、测量技术、仪器仪表等各个领域得到广泛应用。
为了更好地使用运算放大器，必须对它的各种参数有一个较为全面的了解。
运算放大器结构十分复杂，参数很多，测试方法各异，需要分别进行测量。
本实验正是基于如上的技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，目的在于：(1) 了解集成电路测试的常用仪器仪表使用方法及注意事项。
电子科技大学集成电路实验报告――模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时：4学时实验一CMOS工艺参数测量一、实验目的：学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。
二、实验内容：1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。
三、实验结果：本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。
先确定W。
W等于学号的最后一位，若学号最后一位=0，则W=10u。
所以，本实验中所测试的NMOS管、PMOS管的尺寸为：（1）测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。
所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为：所测的数据如下表：根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为：2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为：所测的数据如下表：计算TSMC 0.50um 工艺中pmos 参数pptp，分别为：Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述，可得：四、思考题2）不同工艺，p, n不同。
电子科技大学大二微电子专业模拟集成电路试卷及答案 (2)
………密………封………线………以………内………答………题………无………效……电子科技大学二零XX 至二零XX 学年第X 学期期终考试模拟集成电路原理课程考试题 A 卷（120分钟）考试形式：开卷考试日期20XX 年月日课程成绩构成：平时10 分，期中0 分，实验10 分，期末80 分一二三四五六七八九十合计一．选择题（共20题，每题2分，共40分）1.对于MOS管, 当W/L保持不变时, MOS管的跨导随漏电流的变化是( B )A. 单调增加B. 单调减小C. 开口向上的抛物线D.开口向下的抛物线.2. 对与MOS器件,器件如果进入饱和区, 跨导相比线性区将( A )Ａ增加 B.减少 C不变 D 可能增加也可能减小3. 在W/L相同时, 采用”折叠”几何结构的MOS管较普通结构的MOS管, 它的栅电阻( C )A 增大B 不变C 减小D 可能增大也可能减小4. 关于衬底PNP,下列说法正确的是( A )A．所有衬底PNP集电极电压必须相同.B．所有衬底PNP发射极电压必须相同.C．所有衬底PNP基极电压必须相同.D．所有衬底PNP各个电极电压可以任意设定5. 对于扩散电阻, 其宽度越大, 则电阻值越易做得( A )A 精确, B误差大, C 误差可大可小, D电阻间的相对误差大.6. 室温下, 扩散电阻阻值的温度系数为( A )A 正, B零, C负, 可正可负7.在集成电路中决定互联线宽度的因素有( A )A．大电流密度限制.B．Si-Al互熔问题.C．互联线的温度系数………密………封………线………以………内………答………题………无………效……D．是否形成欧姆接触.8. 套筒式共源共栅运放和折叠式共源共栅运放相比, 它的( B )较大些A. 最大电压输出摆幅B. 差模增益C. 极点频率D.功耗9.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响10.差分对中, 不影响其共模抑制比的因素为( C )A．差分管的对称性B．电流源的交流阻抗C．输入电压幅度D．电阻R C1和R C2的对称性11. Cascode电流镜的最小输出电压V MIN(out)的值为( C )A．V ON+V TN B.2(V ON+V TN) C. 2V ON+V TN D. V ON+2V TN12.对于ED NMOS基准电压源电路, 其中的两个NMOS的工作状态为( A )A, 都是饱和区B. 一个是饱和区, 一个是线性区C 都是线性区D都是亚阈值区13正偏二级管正向压降具有( B )温度特性.A . 零 B. 负 C. 正 D. 可正可负14. MOS共栅放大器的特点是( D )A．放大器输入输出反相, 输入阻抗高B．放大器输入输出同相, 输入阻抗高………密………封………线………以………内………答………题………无………效……C．放大器输入输出反相, 输入阻抗低D．放大器输入输出同相, 输入阻抗低15. 电路的主极点是( D )A离原点最远的极点, 它对应电路的-3dB带宽B 离原点最远的极点, 它对应电路的单位增益带宽C离原点最近的极点, 它对应电路的单位增益带宽D.离原点最近的极点, 它对应电路的-3dB带宽16.在CMOS差分输入级中, 下面的做法哪个对减小输入失调电压有利( C )A．增大有源负载管的宽长比.B．提高静态工作电流..C．增大差分对管的沟道长度和宽度D．提高器件的开启(阈值)电压17.在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻( A )A．越高越好, B.越低越好 C. 没有要求D. 可高可低18. 和共源极放大器相比较, 共源共栅放大器的密勒效应要( A )A.小得多B相当, C 大得多. D不确定19.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响20.对于差分对的版图设计下列（ D ）图最优.………密………封………线………以………内………答………题………无………效……二． 简答题（共5题，每题4分， 共20分）1. 画出共源共栅放大器基本结构, 简述其工作原理及特点.答:基本原理：M1为输入器件，M2为共源共栅器件，共源级M1将输入电压信号Vin 转换为电流信号g m Vin ，该电流信号流入M2漏端，从其源端输入到负载。
电子科大微固学院专业课集成电路原理与设计课件第六章——考研专业课科目
电流镜。
W2 W1 L2 L1
可根据需要，对Ir放大，实现电流放大。
且由于正常工作时，T1、T2均处于饱和区恒流。 但有三个因素使实际的电流镜不符合理想情况： 沟道长度调制效应较显著时，不能忽略（VDS1VDS2）
由沟道区掺杂的不均匀性和栅氧层的不平整性等引起的 两管之间Vth 偏差。 由光刻及套刻精度的影响使几何尺寸不能完全匹配。
其输出电阻：
Rout Vout (VDD VDS ) 1 1 I out I DS gds I DS
(6.2)
(6.3)
王向展
2013年7月25日8时46分
11
集成电路原理与设计
（2）电流沉 同理，电流沉 正常工作，T管 应满足：
图6.3 基本的电流沉结构与V-I特性示意
王向展 2013年7月25日8时46分 3
集成电路原理与设计
外延层体电阻 (R= 2K/ ，几十K，可承受高工作电压， 温度系数大。) 离子注入电阻 (R= 500200K/ 几十K 高精度。) 多晶硅电阻 (R =十几100/ 。) 薄膜电阻 (Ni-Cr、 Cr-Si R =几百几K/高精度、可激 光修调。) 3、MOSFET 与BJT相比，MOS器件主要的缺点在于： 参数离散性大，跨导低，失调电压较大。 噪声大（热噪声+闪烁噪声或称为1/f噪声） gm，ron 热噪声。（4KTR） Si-SiO2界面态影响闪烁噪声，在低频时，1/f噪声显 著。如将沟道面积，受界面态影响，闪烁噪声。
VGS 2 VG 2 VS 2 VS 2 V V S2 BS
I out gds 2 (Vout VS 2 ) gm 2 ( VS 2 ) gmb 2 ( VS 2 ) V r I (6.6) out S2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告
课程名称：集成电路原理
实验名称：模拟集成电路版图设计与验证小组成员：
实验地点：科技实验大楼606
实验时间：2017年6月19日
2017年6月19日
微电子与固体电子学院
一、实验名称：模拟集成电路版图设计与验证
二、实验学时：4
三、实验原理
1、电路设计与仿真
实验2内容，根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
2、工艺设计
根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。
3、版图设计
按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。
并优化版图结构。
四、实验目的
本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。
其目的在于：
1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。
通过该实验，使学生掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强学生的设计与综合分析能力。
五、实验内容
1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。
3、整理版图生成文件，总结、撰写并提交实验报告。
六、实验仪器设备
（1）工作站或微机终端一台
（2）EDA仿真软件1套
七、实验步骤
1、根据实验指导书掌握Cadence EDA仿真环境的调用。
熟悉版图编辑器Layout Editor的使用。
了解基本的布局布线方法及元器件的画法。
2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、V out、V DD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。
表 1运放各器件版图参数
3、对版图的位置结构进一步优化，对同类型的管子NMOS或PMOS放置在同一阱或者环内。
最后的二级共源CMOS运放版图设计为图1所示。
图1
八、实验数据及结果分析
1、通过本次实验掌握了Cadence EDA仿真工具中版图编辑器的使用。
2、根据设计要求，设计出运算放大器模拟集成电路版图如图1所示，版图的整体结构较为清晰，输入V+、V-和输出V out位置合理，没有跳线处，版图进行合理优化，PMOS管全放置在同一阱内，整体达到设计要求。
3、本次实验是正向设计中电路仿真完成之后、工艺制版之前的必须环节，与实验2相结合，对于IC设计技术流程有着重要学习意义。
九、实验心得与体会
通过这次实验，促使了自己更加深入地学习Cadence的相关使用方法，完善了自己对于Cadence从电路设计到版图设计的流程的认识。
在版图构造过程中，结合自己所学知识与在实验一“集成电路版图识别与提取”中对于版图的个人见解，通过合理布局和优化，较为成功地减少了版图的总面积，且做到了电路版图较为美观的要求。
实验中，从对于各个操作的生涩到娴熟，以及对于一些功能的探索，激发了我们对于电路设计的兴趣，完善了设计的实践经验，为今后从事科研、开发工作打下良好的兴趣与实践基础。
十、实验分工
由根据实验2相关数据完成各个模块的版图设计；
由完成版图的初步布局，并完成版图各个模块的最终完善；
由二者共同完成各个模块的连接与最终的布局；
由二者共同完成该实验报告。
报告评分：
指导教师签字：。