TST网络课程设计_New.doc

TST网络课程设计
吉林建筑工程学院
电气与电子信息工程学院《现代交换技术》课程设计报告
设计题目：TST数字交换网络的设计专业班级：信工092班
学生姓名：周晓欢
学号：10209205
指导教师：杨佳吕卅
设计时间：2012.12.17－2012.12.29
摘要
数字交换网络在程控数字交换系统中占有重要的地位，其容量的大小，可靠性直接关系到整个系统的交换能力及系统的可靠性。

程控用户交换机用于集团内部，可以实现内部的通话服务，并可以方便地组建各种专用网。

通过添加汇接功能也可以与公用电话网（PSTN）接通。

用户交换机与电信系统内的局用交换机的任务不同，其设计方案与技术指标也不相同。

MT8980 是用于数据或语音交换的专用芯片，文章介绍了利用该芯片实现小型程控交换的设计方案，讨论了系统的硬件和软件结构。

指出了MT8980 与CPU 的接口设计，以及对MT8980的程序控制。

并对交换技术作了简单介绍, 在此基础上着重介绍了利用MT8980和MT8816 实现小型数字程控交换的设计方案, 介绍了交小型数字程控交换机软件系统设计的核心部分。

目录
一、设计的作用、目的 (4)
二、设计任务及要求 (4)
三、设计内容 (4)
四、设计原理 (5)
1、TST数字交换网络 (5)
2、时间接线器及其原理 (7)
3、空间接线器及其原理 (7)
4、总体分析 (8)
五、硬件系统框图 (9)
1、硬件原理框图 (9)
2、具体设计思路 (9)
3、容量分析 (11)
六、硬件系统设计 (12)
1、芯片介绍 (12)
2、设计方案 (20)
七、系统软件设计 (21)
八、心得体会 (21)
九、参考文献 (22)
附录一 (22)
附录二 (23)
一、课程设计目的及作用
课程设计是理论学习的延伸，是掌握所学知识的一种重要手段，对于贯彻理论联系实际、提高学习质量、塑造自身能力等于有特殊作用。

本次课程设计一方面通过对交换网络的设计，使我们加深对理论知识的理解，同时增强其逻辑思维能力，另一方面对课堂所学理论知识作一个总结和补充。

本次课程设计利用时分交换芯片MT8980及空分交换芯片MT8816来完成T-S-T交换网络的设计。

二、设计任务及要求
在原理图的设计中，先由单片机接收用户电路产生的DTMF和拨号、忙音、回铃音等信号，由单片机分析选择被呼叫的用户，分时产生地址寻址信号和数据存储器命令来对8980芯片进行控制，选择用户时隙进行交换。

单片机的IO口通过双向扩展芯片8255与用户电路相连，通过扫描的方式来判断用户呼叫信号。

该TST网络完全实现了在实际的TST网络交换的电路原理和结构，并且可以通过外围的接口实现中继通信。

在可扩展性上也突出了优势。

在方案的论证上可以将该系统的控制部分作为核心板，将外围接口开放出来，搭建电路，验证方案的可行性。

分析了国内知名的厂家的程控实验箱的产品，基本上都没有搭建TST三级网络，而在实际商用交换机均采用TST网络，在国外也是以TST 网络居多。

分析核心控制电路，主要还是由DSP来进行7号信令的分析，MCU来进行整个交换网络的控制，FPGA来实现所有的电路接口和时序网络。

三、设计内容
介于TST网络的三级结构，整个系统的电路中必须包含三级交换电路，T级采用时分交换芯片MT8980来实现，S级采用空分交换芯片MT8816来实现数字交换网络是程控交换系统中一种规模可缩放的大容量数字交换部件，目前在交换局中运行的程控数字交换系统，其数字交换网络主要采用复制式T-S-T型时分交换，在实现上通常采用专用通信芯片。

对时分交换网络，信道由时隙构成。

交换单元内部通常采用T-S-T型接线器结构。

T-S-T 型接线器主要有话音存储器和控制存储器及一些控制电路组成,其交换工作方式有两种:顺序写入\控制读出和控制写入\顺序读出。

对于单T接线器实现的交换网络，对每
个时隙的存取需要一个读周期时间和一个写周期时间，因此其可交换的最大时隙数目与存储器的读写周期时间有关，随着交换容量的增大，对存储器的读写速度要求更高。

四、设计原理
T-S-T网络基本原理
大型的数字交换网络普遍采用TST（时分-空分-时分）三级结构，它由两个T级和一个S级组成，如图1所示；
图1 T-S-T网络结构图
T-S-T网络的工作原理
T-S-T是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。

第1级T接线器：负责输入母线的时隙交换。

S 接线器：负责母线之间的空间交换。

第2级T接线器：负责输出母线的时隙交换。

因为采用两个T级，可充分利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。

这种数字交换网引入了空分级S，改善了话务的疏散功能，并通过扩大S级
的输入母线和输出母线，将多个时分接线器连接起来，大幅度提高了交换网的容量。

图中S级之前的称为前T级，S级之后的称为后T级。

TST交换网络有8 条输入PCM复用线, 每条接至一个T接线器, 有8 条输出PCM复用线从输出侧T接线器接出。

T接线器的数量为输入(8) + 输出(8) 。

中间一级为S接线器, 交叉点矩阵为8×8。

假定每条输入或输出PCM复用线上的复用度为32, 即32个时隙, 则所有T接线器的容量应有32 个单元, 每一级的控制存储器的单元也应有32个。

TST 交换网络中的T接线器有两种控制方式。

一种是输入T接线器采用“顺序写入, 控制读出”方式, 输出T接线器采用“控制写入, 顺序读出”方式; 另一种控制方式是输入T接线器输出采用“控制写入, 顺序读出”方式, 输出T接线器采用“顺序写入, 控制读出”方式。

中间S接线器采用输入控制和输出控制两种方式均可.这里S级的容量为8X8，即有8组输入母线和8组输出母线，分别可接8个前T级和8个后T级。

为减少选路次数，简化控制，可使两个方向的内部时隙具有一定的对应关系，通常可相差半帧，俗称反相法，即：
设：Nf=一帧的时隙数, Na=A到B方向的内部时隙数, Nb=B到A方向的内部时隙数
则： Nb= Na +Nf/2
TST网络完全无阻塞的条件：m（内部时隙数）=2n（输入时隙数）
在实际应用中，用户A所在的同一组T级网络中前T级和后T级使用同一个控制存储器来控制，但两者最高位是倒相关系，同样的方法，用户B所属的T级网络也是采用的同一个控制存储器来控制，只需要将最高位反相后送给后T级。

这样在电路上大大的简化了控制电路的复杂程度。

T-S-T网络的工作过程
A B的交换：将用户A的话音信息的PCM编码由交换网络的上行通路HW1的TS1，交换到用户B占用的下行通路HW3的TS3，交换网络的内部时隙选用ITS2。

为完成这个交换，计算机在呼叫建立时将初级T接线器的控制存储器的CMA1(1)的值设为2，将第一个S接线器S1的控制存储器CMC2(2)的设为1，将第二个S接线器S2的控制存储器CMC32(2)的内容设为2，将次级T接线器的控制存储器的CMB1(3)的内容设为2。

网络中初级T接线器采用控制输入，顺序输出方式，上行通路传送来的用户A的信息被写如其话音存储器SMA1(2)，在时隙2时被读出并送到输出端，也就
是S1的输入线HW1的ITS2。

由于S1采用输出控制方式，S1的控制存储器CMC2(2)的值为1，所以S1的输入线HW1与输出线HW2在时隙2时连通。

S1的输出线HW2也是S2的输入线。

因为S2采用输出控制方式且S2的控制存储器CMC3(2)的内容为2，所以S2的输入线HW2与输出线HW3在时隙2时接通。

S2的输出线HW3又为次级T 接线器的输入线，由于次级T 接线器采用顺序输入，控制输出方式，并且次级T 接线器的CMB1(3)的值为2，因此用户A 的话音信息被交换到了HW3的TS3，网络完成了规定的交换。

B A 的交换：将用户B 的话音信息的PCM 编码从交换网络的上行通路HW3的TS3交换到A 所占用的下行通路的HW1的TS1。

其内部时隙ITS 的选用常采用反相法来确定。

采用反相法时，两个通路的内部时隙相差半帧，用公式表示为Y=(X+n/2) mod n 式中，Y 为反向通路的内部时隙号，X 为正向通路的内部时隙号，n 为每帧的时隙数（即复用度），在本网络的示例中，Y=(X+n/2) mod n =（2+32/2）mod 32=18。

反向通路的交换过程与与正向通路完全类似，不在赘述。

五、硬件系统框图
原理框图
图2 T-S-T 交换网络原理框图
本次设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T 交换网络，其中，输入级T 型接线器为顺序写入、控制读出（输出控制），中间级S 型接线器为输入控制方式，输出级T 型接线器工作方式为顺序写入、控制读出（输出控制），完成多语音用户间的交换
T-S-T 网络硬件设计
时分芯片MT8980 空分芯片MT8816 时分芯片MT8980
锁存器74HC573 锁存器74HC573 单片机AT89C51
程控交换机的控制系统主要由处理机和存储器组成, 处理机执行交换机软件程序指挥硬件、软件协调动作; 存储器用来存放软件程序及有关数据。

控制系统是程控交换机的核心, 其主要任务是根据内、外线用户的呼叫要求及组网与运行、维护、管理的要求, 执行存储程序和各种命令, 以控制相应的硬件, 实现信息的交换和系统地维护管理功能。

控制系统的主体是微处理机, 包括CPU、存储器、I/O 设备及相应软件。

本系统采用AT89C51 作为CPU,MT8980作为时间交换电路，MT8816作为空间交换电路。

由MT8980输入四路PCM,通过AT89C51控制时隙的交换，交换完后送入MT8816进行空间交换，交换中结点的选通由AT89C51通过数据锁存单元74HC573决定。

其硬件连接图如附图所示，具体连接过程如下:
MT8980的控制功能分为两个方面，第一是读某信道中某时隙的存储器数据，并由单片机判断后作出不同的响应，第二是让某时隙接续存储器工作在信息模式，使接续存储器低八位的内容作为数据直接输出到相应的时隙中作信令信号，也可以将其作为2.048M 数据流用作控制码流，以控制编译码器。

AT89C51与MT8980之间的接口信号主要有地址线A0～A5、数据线D0～D7、片选信号/CS、读写信号R/W、数据输入选通信号DS、数据应答信号/DTA。

AT89C51的P2.2、P2.0 分别与MT8980的DS、/DTA 相连,可以比较容易地实现AT89C51 和MT8980D 之间数据交换的同步。

AT89C51的P2.3直接与MT8980D 的读写控制线相连,通过对
P2.3 的置位和复位可以实现对该芯片的读写控制。

AT89C51的P0 口与数据线相连,完成数据的传输。

当片选信号/CS为低电平时,AT89C51可对MT8980D内部的寄存器进行读写, DS 和DTA 作为AT89C51 和MT8980D 之间数据交换的同步信号。

在DS 信号的上升沿时刻, 如果MT8980D 的片选信号/CS、数据线、地址线以及读写信号R/W 有效, 则CPU 开始对MT8980D 进行读或写操作。

当MT8980D 与
89C51 之间完成相应的数据发送或者接收之后,DTA 送出一个下降沿, 表示这
次数据交换完成,可以进行下一项操作
对空分电路分析可知，在实际应用中，芯片由输入的行地址和列地址来选择电导通的点，从而实现空间上的电路交换。

处理器由单片机控制,采用的空分交换芯片为MT8816，该芯片交换矩阵为8X16，可实现24路用户的空间交换。

该电路是由7～128线地址译码器、128位控制数据锁存器与8×16开关阵列组成，在电路处于正常开、关工作状态下，CS应为高电平，RESET为低电平，地址码输入选择锁存单元及开关阵列对应的交叉点处于开的状态，这样数据DI在ST
下降沿时刻被异步写入锁存单元，并控制所选交叉点开关的通、断，若DI为低电平，则开关截止。

MT8816共有8×16个开关，这些开关分别有3根列地址线和4根行地址线的译码对应，开关的状态由数据输入端DI的电平决定，如DI=1高电平则由地址译码对应的开关导通，否则开关截止。

MT8816所需的6根地址线（AROW3我们固定接地）、1根数据线（DI）、1根控制线（RESET）由U103的扩展并口U203（74HC573）提供。

U103根据接续命令将交换开关的位置、开关的开闭状态通过U103的P0口写至扩展并口U203中锁存，U203的数据选通地址为C000H，MT8816的数据选通ST信号由U103（AT89C51）P1口的SI 引脚提供。

网络的容量
时分交换器芯片MT8980的容量为8X32=256个时隙。

可接入8端PCM一次群，由于8个前T和8个后T，因而总交换的容量为8X256=2048时隙（话路），可接入8X8=64端PCM一次群，又因为每端PCM可占用的时隙数为30，且数字交换网为单向传输，每一对通话占用两个时隙，故可同时接通的通话数为：64*30/2=960，即最多可接通960路用户通话。

T-S-T网络改进
时间接线器和空间接线器是程控交换技术中最基本的交换单元电路。

单独的T接线器和S接线器，只适用于容量比较小的交换机，而对于比较大容量的交换机通常选用空分交换芯片和时分交换芯片构成T-S-T交换网络，完成多语音信号间的交换。

在本设计中使用了两片MT8980芯片，并且使用了MT8980八路输入中的四路PCM输入，完成了128个时隙的交换，这样在MT8816芯片的交换中就有四路空闲，通过对MT8980 进行级联即使用四片MT8816，可以很方便地进行对本系统扩展，实现256个时隙的交换，提高系统容量。

六、硬件系统设计
单片机AT89C51简介
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。

该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

由于将多功能8位CPU和闪烁
存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

管脚说明：
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1
口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH
编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

RST：复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

PSEN ：外部程序存储器的选通信号。

在由外部程序存储器取指期间，每
个机器周期两次/PSEN 有效。

但在访问外部数据存储器时，这两次有效的/PSEN
信号将不出现。

EA/VPP ：当/EA 保持低电平时，则在此期间外部程序存储器
（0000H-FFFFH ），不管是否有内部程序存储器。

注意加密方式1时，/EA 将内
部锁定为RESET ；当/EA 端保持高电平时，此间内部程序存储器。

在FLASH 编程
期间，此引脚也用于施加12V 编程电源（VPP ）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2：来自反向振荡器的输出。

时分交换芯片MT8980介绍
该器件是8线×32信道数字交换电路。

它内部包含串-并变换器，数据存
储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及
并-串变换器等功能单元。

输入和输出均连接8条PCM 基群(30／32路)数据线，
在控制信号作用下，可实现240／256路数字话音或数据的无阻塞数字交换。

它
是目前集成度较高的新型数字交换电路，可用于中、小型程控用户数字交换机。

1．MT8980管脚说明
CP 一一
： 时钟输入，频率为4.096MHz ，串行码流由此时钟的下降沿定位。

FS 一一 ： 帧同步脉冲输入，它作为2.048Mb ／s 码流的同步信号，低电平使
内部计数
器在CP 一一下次负跳变时复位。

CS 一一 ： 片选信号输入，低电平有效。

DS ： 微处理器接口时数据输入选通信号，高电平有效。

V DD ： 正电源。

V SS ： 负电源，通常为地。

R ／W 一 ： 微处理器接口时读、写控制信号，若输入高电平，为读出；若输
入低电平，则为写入。

DTA 一一一 ： 数据应答信号输出(开漏输出)，它为微处理器接口时数据证实信号，
若此端下拉至低电平，电路处理完数据，通常 DTA 一一一 经909Ω(W／4)接+5V 。

ODE ： 输出驱动允许。

若该输入保持高电平，则STO 0～STO 7输出驱动器正
常工作；若为低电平，则STO 0～STO 7呈高阻。

但是如果利用软件控制方式，即使
ODE 为高电平，也可以置STO 0～STO 7进入高阻态。

CBO ：控制总线输出。

每帧由256比特组成，每码元为接续存储器高位256个存储
单元第1位的值。

第0码流相应的码元先输出。

A
0～A
5
：微处理器接口时地址信号输入。

D
0～D
7
：微处理器接口时双向数据输入／输出(三态)。

STI
0～STI
7
： 8路串行输入的PCM基群(32信道)码流，速率为2.048Mb
／s。

STO
0～ST0
7
： 8路三态串行输出的PCM基群码流，速率为2.048Mb／s。

2．MT8980工作原理
MT8980由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成。

串行PCM数据流以2.048Mb／s速率(共32个64kb／s，8比特数字时隙)分
八路由STI
0～STI
7
输入，经串-并变换，根据码流号和信道(时隙)号依次存入
256×8比特数据存储器的相应单元内。

控制寄存器通过控制接口，接受来自微处理器的指令，并将此指令写到接续存储器。

这样，数据存储器中各信道的数据按照接续存储器的内容(即接续命令)，以某种顺序从中读出，再经复用、缓存、并-串变换，变为时隙交换后的八路 2.048Mb／s串行码流，从而达到数字交换的目的。

如果不再对控制寄存器发出命令，则电路内部维持现有状态，刚才交换过的两时隙将一直处于交换过程，直到接受新命令为止。

接受存储器的容量为256×11位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。

另外，由于输出多路开关的作用，电路还可以工作于消息模式(message mode)，以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。

电路内部的全部动作均由微处理器通过控制接口控制，可以读取数据存储器、控制寄存器和接续存储器的内容，并可向控制寄存器和接续存储器写入指令。

此外，还可置电路于分离方式，即微处理器的所有读操作均读自于数据存储器，所有写操作均写至接续存储器的低8位。

空分交换芯片MT8816介绍
1.空分交换芯片MT8816基本特性
该芯片是8×16模拟开关阵列，它内含7~128线地址译码器，控制锁存器和8×16交叉点开关阵列。

图3 MT8816交换矩阵示意图
表1 MT8816地址译码真值表
2．MT8816管脚说明
下面对管脚功能作简要说明
COL
0～COL
7
列输入\输出，开关阵列8路列输入或输出。

ROW
0～ROW
15
列输入\输出，开关阵列16路列输入或输出
ACOL
0～ACOL
2
列地址码输入，对开关阵列进行列寻址。

AROW
0～AROW
3
行地址码输入，对开关阵列进行行寻址。

ST 选通脉冲输入，高电平有效，使地址码与数据得以控制相开关的通、断。

在ST上升沿前，地址必须进入稳定态，在ST下降
沿处，数据也应该是稳定的。

DI 数据输入，若DI为高电平，不管CS处于什么电平，均将
全部开关置于截止状态。

RESET 复位信号输入，若为高电平，不管CS处于什么电平，均将
全部开关置于截止状态。

CS 片选信号输入，高电平有效。

V
DD
正电源，电压范围为4.5～13.2V。

V
EE
负电源，通常接地。

V
SS
数字地。

3．MT8816工作原理
下面我们将对MT8816型电子接线器作一介绍，使大家了解电子接线器的结构原理。

其它型号的电子接线器也大同小异。

MT8816是一片8×16模拟交换矩阵CMOS大规模集成电路芯片，如图2.1所
示，图中有8条COL线（COL
0—COL
7
）和16条ROW线（ROW
～ROW
15
），形成一个
模拟交换矩阵。

它们可以通过任意一个交叉点接通。

芯片有保持电路，因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。

CPU可以通过地址线
ACOL
2～ACOL
和数据线AROW
3
∽AROW
进行控制和选择需要接通的交叉点号。

ACOL
2～ACOL
管COL
7
～COL
中的一条线。

ACOL
2
～ACOL
编成二进制码，经过译码
以后就可以接通交叉点相应的COL
i ；AROW
3
～AROW
管ROW
15
～ROW
中的一条。

AROW
3～AROW
编成二进制码，经过译码以后就可以接通交叉点相应的ROW
i。

例如
要接通L
1和J
之间的交叉点。

这时一方面向ACOL
～ACOL
2
送001，另一方向面向
AROW
3～AROW
送0000，当送出地址启动门ST时，就可以将相应交叉点接通了。

图中还有一个端子叫”CS”，它是片选端，当CS为”1”时，全部交叉点就打开了。

综上所述，该电路是由7～128线地址译码器、128位控制数据锁存器与8×16开关阵列组成，在电路处于正常开、关工作状态下，CS应为高电平，RESET 为低电平，地址码输入选择锁存单元及开关阵列对应的交叉点处于开的状态，这样数据DI在ST下降沿时刻被异步写入锁存单元，并控制所选交叉点开关的通、断，若DI为低电平，则开关截止，其地址译码真值表如表2.1所示。

锁存器74HC573简介
74HC573是一款高速CMOS器件，74HC573引脚兼容低功耗肖特基TTL（LSTTL）系列。

74HC573包含八路D 型透明锁存器，每个锁存器具有独立的D 型输入，以及适用于面向总线的应用的三态输出。

所有锁存器共用一个锁存使能（LE）端和一个输出使能（OE）端。

当LE为高时，数据从Dn输入到锁存器，在此条件下，锁存器进入透明模式，也就是说，锁存器的输出状态将会随着对应的D输入每次的变化而改变。

当LE为低时，锁存器将存储D输入上的信息一段就绪时间，直到LE的下降沿来临。

当OE为低时，8个锁存器的内容可被正常输出；当OE为高时，输出进入高阻态。

OE端的操作不会影响锁存器的状态。

74HC573和74LS373原理一样，8数据锁存器。

主要用于数码管、按键等等的控制，其真值表：
Dn LE OE On
H H L H
L H L L
X L L Qo
X X H Z
这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。

每个芯片的数据手册（datasheet）中都有真值表。

七、系统软件设计
本次设计用群路1的信道3输出到群路2的信道4中：设入口参数：R5为存数据，R6为存信道地址，R7=27H（中间时隙0-31）。

若实现反相交换中间时隙可由Nb=Na+Nf/2(其中Na为正向交换中间时隙7，Nf为总的时隙其值为256，Nb为反相交换的中间时隙其值为135)。

第一个T接线器的控制：（选用中间时隙为7）。