IO接口

控制 逻辑
８ ８ IOR
IOW
I/O 端口 (256个)
MPU 必 须 提 供 存 储 器 和 I/O 两 组 读 写 控 制 信号 , 增加了控制逻 辑的复杂性。
韩山师范学院
6-13
6.2.3 Intel系列处理器的I/O编址方式
Intel系列MPU既可采用隔离I/O编址方式,又可使 用存储器映象I/O编址方式。 Intel系列MPU的I/O地址空间 关于Intel系列MPU的I/O编址方式的几点说明 Intel系列MPU的I/O保护机制
Ps
地 址 AB 译 码
IOR
数据就绪？
Y
MPU
输入数据 状态位复位 (b) 工作流程
准备就绪 触发器
&
(a) 硬件结构
韩山师范学院
6.3
I/O同步控制方式
6-24
② 输出接口
1.查询式
2.中断式 3.DMA式 4.等待式
输 出 设 备
数 据 数据锁 存器
+5V
DB
Di IOW & Pd & Ps IOR
JZ
IN
TE
AL，87H
韩山师范学院
6.3
I/O同步控制方式
6-26
(3)评
1.查询式
2.中断式 3.DMA式 4.等待式
价
能很好地协调 MPU 与外设之间的 工作，数据传送可靠。
接口简单 , 硬件电路不多，查询 程序也不复杂。
优点： 它是一种天然的同步控制机构，
缺点：
在MPU使用效率与响应实时性间有矛盾,软件 开销大，MPU使用效率低。 这种I/O控制方式是优是劣，不能一概而论, 要看具体应用场合。
6-1
6.1
I/O接口的基本功能和结构
I/O设备是微机系统必不可少的组成部分。但外部 I/O设备并不能直接与微机相连,而需要通过I/O接口与 微机相连，这是因为： 两者的信息类型可能不一样 即使都是数字量信息，两者的信息格式、信号 时序、传输速度还可能不一样
6.1.1 接口的基本功能 6.1.2 接口的基本结构
R/W
控制
MEMR MEMW
存储器 (1MB)
控制 逻辑
８ ８
IOR
IOW
I/O 端口 (256个)
有两个地址 空 间 ， MPU 使用不同的 读写控制信 号访问存储 器 和 I/O 端 口。
6.2.2 隔离I/O方式
6-11
1.优点：
20
AB
20 ８
MPU
R/W
８ DB
存储器全部地址空间 都不受 I/O 寻址影响；
2.缺点：
20
AB
20 ８
MPU
R/W
８ DB
控制
MEMR MEMW
存储器 (1MB)
I/O 指 令 类 型 少 ， 不 如存储器访问指令丰 富，使程序设计灵活 性较差； I/O 指 令 只 能 在 规 定 的 内 部 寄 存 器 和 I/O 端口间交换信息，处 理能力和灵活性不如 存储器映象式强；
韩山师范学院
6-2
6.1.1
接口的基本功能
不同外设的接口，其功能及与外设的连接、通信方 式各不相同。但任何接口电路的基本功能是相同的，有 三： 1) 作为微型机与外设传递数据的缓冲站 2) 正确寻址与微机交换数据的外设
3) 提供微型机与外设间交换数据所需的控制逻辑 和状态信号。
总之，就是完成三大总线的转换和连接任务。
韩山师范学院
6.1.2
接口的基本结构
6-4
1. 接口电路的典型结构
系统DB 数据总线 缓冲器 系统 读 /写 读写控 控制 制逻辑 MPU 线等 系统AB 地址总线缓 冲与译码 中断响应 中断请求 控制 寄存器 输出数据 缓存器 状态 寄存器 输入数据 缓存器 联络控 制逻辑 准备好 选通 联络线
保留 硬磁盘适配器2 硬磁盘适配器1 游戏I/O口 并行打印机口2 串行口4 串行口2 试验卡，标准卡 保留 软磁盘适配器2 并行打印机口1 SDLC，双同步2 双同步1 单色显示器/打印机适配 器 保留 彩色/图形监视器适配器 串行口3 软磁盘适配器1 串行口1
韩山师范学院
6.2.3
Intel系列处理器的I/O编址方式
韩山师范学院
6.2.3
Intel系列处理器的I/O编址方式
6-19
关于保护机制的两点说明：
保护虚地址方式下，当某个程序要访问 I/O 端口 时，CPU 先检查是否满足CPL≤IOPL，如满足， 则可访问。如不满足，再对相应于这些端口的所 有映象位进行测试。 在虚拟8086方式下，处理器不考虑IOPL，只检查 I/O允许位映象。
韩山师范学院
6-15
表6.1 I/O地址分配表(AT技术标准)
分 类 I/O 地 址 000～01FH 020～03FH 040～05FH 060～06FH 070～07FH 080～09FH 0A0～0BFH 0C0～0DFH 0F0H 0F1H 0F8～0FFH 对 应 的 I/O 设 备 DMA控制器1 中断控制器1 定时器/计数器 键盘控制器 实时时钟，NMI屏蔽 寄存器 DMA页面寄存器 中断控制器2 DMA控制器2 清除数学协处理器忙 信号 复位数学协处理器 数学协处理器
韩山师范学院
6.2.3
Intel系列处理器的I/O编址方式
6-18
3. Intel系列MPU的I/O保护机制
Intel系列MPU为I/O操作提供了两种保护机制： 用EFLAGS中的IOPL字段控制使用I/O指令访 问I/O地址空间的权限。 用任务状态段的 “I/O允许位映象”控制对 I/O 地址空间中各具体端口的访问权限。
输入状态信息 Y 忙否？ N 输出数据 状态位复位
Q D
Rபைடு நூலகம்
状态 信息 三态 缓冲器 (1位)
地址 译码
AB MPU
ACK
忙触发器
(a)硬件结构
(b)工作流程
说明： 除数据端口外，必须有状态端口 状态端口和输入数据端口必须有 三态输出功能
韩山师范学院
6-25
例：设状态端口地址为86H，数据端口地址为 87H,外部输入信息准备好状态标志为D7=1，请 用查询方式写出读入外部信息的程序段。 TE: IN AL，86H TEST AL，10000000B
6.2.3 Intel系列处理器的I/O编址方式
韩山师范学院
6-7
6.2.1 存储器映象方式
这种方式是将I/O端口与存储器单元同等看 待，一起编址，所以也叫统一编址方式。
AB
存储器 存 储 空 间 DB MPU
读 /写
I/O 端口 RD WR 控制 逻辑
控制
韩山师范学院
6.2.1 存储器映象方式
韩山师范学院
6.3
I/O同步控制方式
6-27
2.中断驱动式控制
1.查询式
2.中断式 3.DMA式 4.等待式
& 状态 RDY > 中断请求 信号 CP D 触发器 Q +5V 地址 译码 1 INT
(1)特点：每次I/O操作都是由I/O设备向MPU发
韩山师范学院
6.2.3
Intel系列处理器的I/O编址方式
6-14
1. Intel系列MPU的I/O地址空间
80X86 都提供一个区别于物理存储器地址空间的独 立的 I/O 地址空间 , 由 216(64K) 个可独立寻址的 8 位端口组 成。 两个相邻的8位端口可构成一个16位端口,一般应 对准于偶数地址。 4个相邻的8位端口可构成一个32位端口(386以 上),一般应对准于能被4整除的地址。 实际的80X86系统中只使用了 1K字节的I/O空间，即 只用 A9 ～ A0 这十根地址线对 I/O 寻址，并且对这 1K 字 节的 I/O 地址空间也大都按 AT 系统的技术标准作了分 配。
6-17
2. 关于Intel系列MPU的I/O编址方式的几点说明：
这10根I/O地址线并非专设的，而是借用存储器寻 址的低 10 位地址线 A9 ～ A0 。为了与存储器的访间 相区别，就要在I/O端口地址译码电路上加限定信 号IOR*或IOW*。 为了保证DMA控制器访问存储器时，不会同时选 通I/O空间中相同地址的端口,在I/O端口地址译码 电路中还要加一个限定信号 "AEN" ，使得 DMAC 访问时，AEN=1，禁止I/O端口译码。
存储器 (1MB)
控制
MEMR MEMW
I/O 地址译码较简单， I/O寻址速度较快； 使 用 专 用 I/O 指 令 和 存储器访问指令有明 显区别，可使编制的 程序清晰易懂，便于 检查。
控制 逻辑
８ ８ IOR
IOW
I/O 端口 (256个)
韩山师范学院
6.2.2 隔离I/O方式
6-12
6-8
1.优点：
AB 存储器 存 储 空 间 DB MPU
读 /写
I/O 端口 RD WR
控制
(1) I/O操作与存储器操作完 全相同，无需使用专用I/O指 令，而存储器操作指令及其寻 址方式非常丰富，从而使I/O 功能增强，编程方便、灵活。
(2) I/O端口数目(即外设数 目)只受总存储容量的限制,大 大增加了系统的吞吐率。 (3) 使微机系统的读写控制 逻辑简单。
读 /写
I/O 端口 RD WR
控制
控制 逻辑
韩山师范学院
6-10
6.2.2 隔离I/O方式
将I/O端口和存储器分开编址，即两者的地址空间是互 相“隔离”的。
20
AB
20 ８
MPU
８ DB
MPU 必 须 采用专用 I/O 指 令 访 问 I/O 端口，以 便产生相 应 的 I/O 读写信号。