浅谈网络处理器

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

网络处理器

一引言

网络处理器(Network Processor,简称NP),根据国际网络处理器会议(Network Processors Conference)的定义:网络处理器是一种可编程器件,它特定的应用于通信领域的各种任务,比如包处理、协议分析、路由查找、声音/数据的汇聚、防火墙、QoS等。

自1999年第一款网络处理器问世以来,NP就得到许多半导体公司、网络设备厂商的关注,不同体系结构的NP相继出现并投入使用。与此同时,针对NP其应用技术的研究也成为近年网络领域的研究热点。

本文从不同种类的网络处理器的介绍入手,回顾和综述了网络处理器各方面的发展情况,研究了其体系结构的基本组成,并对典型NP 的体系结构特征进行介绍和总结,最后对所介绍的NP进行分析与比较,并对其进行总结。

二网络处理器种类介绍

目前已有30个网络处理器厂商完成超过500个的NP设计,产品主要面向2.5Gbps~10Gbps的网络应用,40G的NP正在走向市场。本章将选取目前市场上的典型网络处理器进行介绍。

2.1 Agere(PayloadPlus)

Agere网络处理解决方案由三个独立的芯片组成:快速模式处

理器(FPP),路由交换处理器(RSP)和Agere系统接口(ASI)。

主要数据流水线从物理接口到FPP再到RSP。 ASI仅用于特殊情况和总体管理。该解决方案针对2-4层处理,并支持高达2.5 Gbps的数据包速率。

架构

系统架构由三个芯片组成:快速模式处理器(FPP),路由交换处理器(RSP)和Agere系统接口(ASI)。图16显示了PayloadPlus系统和它是如何与网络结构进行连接通讯,并标注了从物理接口到快

速模式处理器再到路由交换处理器以及返回到网络结构中的主数据

路径。

图1 Agere PayloadPlus系统。

Agere系统接口(ASI)

ASI的主要功能是处理“慢路径处理”即初始化,路由表更新,队列处理更新,异常处理和统计信息收集。

有一个用于外部管理的PCI接口和用于访问片外存储器的PC133 SDRAM。用于编程RSP的相同脚本语言用于ASI。

2.2超微Alchemy AU1000

超微AU1000是一种低功耗MIPS核心,有一些新的指令和多种集

成外围设备支持,其公司声称其设备也应用于边缘路由器和线卡。

结构

AU1000 是一个基于标量MIPS的处理器,有5级流水线优化,以减少分支惩罚,另外还有一个32x16 MAC(乘加)并行运行的CPU流水线。有条件移动的特殊指令用于计算前导零和预取内存。

有核,有两个以太网控制器,一个红外端口,支持USB,4UARTs。有16KB指令和数据高速缓存。

可编程性

该设备基于MIPS核,因此它支持C编程,程序员可以利用它的软件开发工具以及各种第三方工具。此外,还有对微软CE、Linux和VxWorks操作系统的支持。

2.3 Applied Micro Circuits, formerly MMC Networks

应用微电路NP7网络处理器家族是建立在epif-200上的包处理器,epif-200s在单一芯片上,可以支持10Gbps的np7xxx包速率。NP系列针对2-7层网络。

结构

epif-200是一个64位的处理器与网络优化的指令集和zerooverhead 任务切换在8线上。有用于分组分类的可编程策略引擎和用于第2层VLAN桥接和第3层最长前缀匹配查找的搜索引擎。数据包转换引擎执行所有必需的数据包操纵。此外,有统计引擎兼容的数据采集远程监控。epif-200设计与其他epif-200,MMC,开关芯片,和NP家庭协处理器无缝工作。

可编程性

应用微电路简化了多处理器编程模型,程序员可把设备看作一个逻辑CPU。此外,他们提供了一个C / C++编译器、汇编器、调试器。2.4 BRECIS通讯(MSP 5000)

BRECIS的MSP系列处理器主要处理来自PBX的语音流量和从网络核心到LAN的数据流量。他们的解决方案的核心在于连接了主要处理元件,并且在总线事务级别固有地支持QoS(Quality of Service,服务质量)的多业务总线架构。其顶级产品MSP5000可同时支持8-24 G711语音通道,4-10 G729语音通道和52Mbps数据速率。

架构

BRECIS的MSP网络处理器是通过高带宽总线连接三个处理器,两个分组和语音处理DSP(LSI ZSP400s)以及用于控制平面操作的MIPS R4KM处理器。

多业务总线架构具有3.2Gbps的峰值带宽,连接网络处理器的主要器件包括DSP,控制处理器,安全协处理器,以太网MAC和外设子系统。总线支持三个优先级之间的同时事务和动态优先级切换。每个子系统的总线接口(每个处理器一个)由分组分类器和三个分组队列组成,它们直接映射到由该设备处理的三种类型的流量(语音,数据和控制)。每个子系统还包含一个上下文感知的DMA引擎,它从数据处理器中卸载数据包传输任务。对于电话支持,MSP5000具有双TDM 接口(每个支持128个通道)。

可编程性

BRECIS为应用程序特定的引擎提供API,如安全协处理器和总线接口中的数据包队列。第三方工具链可用于编程LSI ZSP400和MIPS R4KM。此外,它们还提供常见网络应用(ATM AAL0 / 2/5,ATM SAR,帧中继封装和VoIP)的固件。MSP系列支持VxWorks,Linux和BSD操作系统。

2.5 Cisco (PXF/Toaster 2)

思科PXF是思科边缘路由器的内部产品。他的技术⽂档资料⽐较粗略,但是他是路由器中使⽤的⼀种⽹络处理器,例如在Cisco 10000边缘服务路由器(ESR)上使⽤。PXF仅⽤于执⾏第3层数据路径计算。有⼀个单独的路由处理器来处理⽹络管理任务。

架构

PXF由⼀对IC组成,每个IC由四个管道中排列的16个处理器组成。当⼀起使⽤时,该对PXF产⽣4x8的⼼脏收缩阵列。32个处理器中的每⼀个都具有⽤于分组处理的特殊指令的2发VLIW。每个处理器都有⼀个独⽴的内存,每列处理器可以访问⾃⼰独⽴的内存(⽚外)。流⽔线中的8个级别中的每⼀个负责不同的分组转发功能。思科公司称微处理器的功能分配是灵活的,但是由于专门的硬件可能⽤于加速这些计算,因此⼤家不太清楚这个微处理器可以发挥什么作⽤。Connected Components Corp.最近为PXF编写了⼀个C编译器。此外,PXF⽀持思科的内部操作系统IOS。

2.6 EZchip

使用专门的处理器进行网络处理所需的不同任务。这些专用处理器或

相关文档
最新文档