数电 第七章 半导体存储器
合集下载
数字电子技术第7章 半导体存储器
UCC
字字
Wi
熔熔
位字
Di
15
7.2.3 可擦可编程只读存储器 1. EPROM
最早出现的是用紫外线照射擦除的EPROM（又称UVEPROM） （又称 最早出现的是用紫外线照射擦除的 ） 总体结构与PROM一样，不同之处在于存储单元， 一样，不同之处在于存储单元， 总体结构与 一样 存储单元 即字线与位线上接的器件是叠栅MOS管(SIMOS) 即字线与位线上接的器件是叠栅 管
20
Flotox管的结构和符号 管的结构和符号 + +
S GC D
S
Gf
Gc
D
SiO2 D
N＋ P
N＋
Gc Gf S
N P
N
隧隧隧
浮栅和漏区之间的氧化层非常薄，称为隧道区。 浮栅和漏区之间的氧化层非常薄，称为隧道区。
工作原理： 工作原理：
之间加高压时(可正可负 被击穿， 当GC与D之间加高压时 可正可负 ，薄氧化层被击穿，形成导 之间加高压时 可正可负)，薄氧化层被击穿 电隧道，漏区电子可以到达浮栅 间加正电压)， 电隧道，漏区电子可以到达浮栅(GCD间加正电压 ，浮栅电子 间加正电压 也可以到达漏区(G 间负电压 间负电压)， 也可以到达漏区 CD间负电压 ，因此写入和擦除都可以通过 电信号来实现。 电信号来实现。
23
ROM的应用 的应用 1）用于存储固定的专用程序 ） 2）利用ROM可实现查表等功能 ）利用 可实现查表等功能 查表功能 － 如查某个角度的三角函数 查表功能 先把变量值作为地址码， 先把变量值作为地址码，其对应的函数 值作为存放在该地址内的数据存储在 ROM 内，这称为 “造表”。使用时，根 造表” 使用时， 据输入的地址(角度 角度)， 据输入的地址 角度 ，就可在输出端得到 所需的函数值，这就称为“查表” 所需的函数值，这就称为“查表”。
字字
Wi
熔熔
位字
Di
15
7.2.3 可擦可编程只读存储器 1. EPROM
最早出现的是用紫外线照射擦除的EPROM（又称UVEPROM） （又称 最早出现的是用紫外线照射擦除的 ） 总体结构与PROM一样，不同之处在于存储单元， 一样，不同之处在于存储单元， 总体结构与 一样 存储单元 即字线与位线上接的器件是叠栅MOS管(SIMOS) 即字线与位线上接的器件是叠栅 管
20
Flotox管的结构和符号 管的结构和符号 + +
S GC D
S
Gf
Gc
D
SiO2 D
N＋ P
N＋
Gc Gf S
N P
N
隧隧隧
浮栅和漏区之间的氧化层非常薄，称为隧道区。 浮栅和漏区之间的氧化层非常薄，称为隧道区。
工作原理： 工作原理：
之间加高压时(可正可负 被击穿， 当GC与D之间加高压时 可正可负 ，薄氧化层被击穿，形成导 之间加高压时 可正可负)，薄氧化层被击穿 电隧道，漏区电子可以到达浮栅 间加正电压)， 电隧道，漏区电子可以到达浮栅(GCD间加正电压 ，浮栅电子 间加正电压 也可以到达漏区(G 间负电压 间负电压)， 也可以到达漏区 CD间负电压 ，因此写入和擦除都可以通过 电信号来实现。 电信号来实现。
23
ROM的应用 的应用 1）用于存储固定的专用程序 ） 2）利用ROM可实现查表等功能 ）利用 可实现查表等功能 查表功能 － 如查某个角度的三角函数 查表功能 先把变量值作为地址码， 先把变量值作为地址码，其对应的函数 值作为存放在该地址内的数据存储在 ROM 内，这称为 “造表”。使用时，根 造表” 使用时， 据输入的地址(角度 角度)， 据输入的地址 角度 ，就可在输出端得到 所需的函数值，这就称为“查表” 所需的函数值，这就称为“查表”。
数字电子技术基础-第7章-半导体存储器PPT课件
（二）具有两个地址译码器的ROM 的一般结构
二、ROM的基本耦合单元
（一）掩模ROM（MROM）的基本耦合 单元
1. MOS管构成的基本耦合单元
2. 双极型三极管构成的基本耦合单元
（二）一次可编程ROM（OTPROM）的 基本耦合单元
1． 熔丝型的OTPROM的基本耦合单元
2． 结破坏型的OTPROM的基本耦合单元
第七章 半导体存储器
7-1 7-2 7-3 7-4 7-7
作业
第一节 存储器的基本概念和分类 第二节 半导体存储器
第三节 只读存储器（ROM）
第一节 存储器的基本概念和分类
一、存储器的基本概念 二、存储器的分类
第二节 半导体存储器
一、半导体存储器的分类 （一）从制造工艺的角度分类 （二）从工作方式的角度分类 二、半导体存储器的三个主要技术指标
X ( A, B,C, D) m（2，3，4，5，8，9，15） Y ( A, B,C, D) m（6，7，10，11，14，15） M ( A, B,C, D) m（0，3，6，9，12） N ( A, B,C, D) m（7，11，13，14，15）
Q( A, B,C, D) m (0,1,2,3)
CS
O7
OE U2
（二）扩展字数
第四节 随机存取存储器（RAM）
一、RAM的基本结构
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
第三节 只读存储器（ROM）
数电7半导体存储器
特点
高集成度、高速读写、低功耗、 非易失性等。
半导体存储器的分类
按存储方式分
按容量分
分为随机存储器（RAM）和只读存储 器（ROM）。RAM可随时读写， ROM只能读不能写。
分为小容量、中容量和大容量存储器。 小容量一般为1K位，中容量为4K位， 大容量为16K位以上。
按存储介质分
分为双极型存储器（TTL）和CMOS 存储器。TTL存储器速度快，但功耗 大；CMOS存储器速度慢，但功耗小。
1970年
出现了只读存储器（ROM），其容量为 256K位，速度为500字/秒。
1967年
出现了集成度更高的半导体动态随 机存储器（DRAM），其容量为 64K位，速度为500字/秒。
A
B
C
D
1984年
出现了快闪存储器（Flash Memory）， 其容量为1M位，速度为200字/秒。
1975年
出现了可擦写可编程只读存储器 （EEPROM），其容量为256K位，速度 为500字/秒。
Байду номын сангаас
闪存技术
闪存是一种非易失性存储器，能 够在断电状态下保存数据。它具 有快速读写速度、低功耗和耐冲 击等优点，广泛应用于移动设备
和嵌入式系统。
相变存储器
相变存储器利用特殊材料在加热 后发生相变来存储数据。它具有 读写速度快、寿命长和可靠性高 等优点，被认为是下一代存储器
的重要候选者。
磁性随机存储器
磁性随机存储器利用磁性材料的 磁化方向来存储数据。它具有高 速读写、低功耗和长寿命等优点， 适用于需要频繁读写和高可靠性
半导体存储器的发展历程
01
02
03
1946年
美国科学家发明了第一台 电子计算机ENIAC，采用 真空管作为逻辑元件，使 用汞延迟线作为存储器。
高集成度、高速读写、低功耗、 非易失性等。
半导体存储器的分类
按存储方式分
按容量分
分为随机存储器（RAM）和只读存储 器（ROM）。RAM可随时读写， ROM只能读不能写。
分为小容量、中容量和大容量存储器。 小容量一般为1K位，中容量为4K位， 大容量为16K位以上。
按存储介质分
分为双极型存储器（TTL）和CMOS 存储器。TTL存储器速度快，但功耗 大；CMOS存储器速度慢，但功耗小。
1970年
出现了只读存储器（ROM），其容量为 256K位，速度为500字/秒。
1967年
出现了集成度更高的半导体动态随 机存储器（DRAM），其容量为 64K位，速度为500字/秒。
A
B
C
D
1984年
出现了快闪存储器（Flash Memory）， 其容量为1M位，速度为200字/秒。
1975年
出现了可擦写可编程只读存储器 （EEPROM），其容量为256K位，速度 为500字/秒。
Байду номын сангаас
闪存技术
闪存是一种非易失性存储器，能 够在断电状态下保存数据。它具 有快速读写速度、低功耗和耐冲 击等优点，广泛应用于移动设备
和嵌入式系统。
相变存储器
相变存储器利用特殊材料在加热 后发生相变来存储数据。它具有 读写速度快、寿命长和可靠性高 等优点，被认为是下一代存储器
的重要候选者。
磁性随机存储器
磁性随机存储器利用磁性材料的 磁化方向来存储数据。它具有高 速读写、低功耗和长寿命等优点， 适用于需要频繁读写和高可靠性
半导体存储器的发展历程
01
02
03
1946年
美国科学家发明了第一台 电子计算机ENIAC，采用 真空管作为逻辑元件，使 用汞延迟线作为存储器。
数电第7章 半导体存储器
址 址 译 输 译 码 入 码 器 Am 器 控制信 号输入
1
存 矩阵 储 矩 阵 输出控 制电路
列地址译码器 数据输入/输出 数据输入 输出 半导体存储器的基本结构 Am+1 An-1
3、输出控制电路 、 用于对电路的工作状态进行控制。 用于对电路的工作状态进行控制。 为实现与系统的总线连接，输出电路都采用三态输出结构。 为实现与系统的总线连接，输出电路都采用三态输出结构。 控制信号一般包括片选信号和读/写控制信号： 控制信号一般包括片选信号和读 写控制信号： 写控制信号 片选信号有效，芯片被选中，可进行读/写操作 写操作。 片选信号有效，芯片被选中，可进行读 写操作。 写控制信号决定芯片是进行读操作还是写操作。 读/写控制信号决定芯片是进行读操作还是写操作。 写控制信号决定芯片是进行读操作还是写操作 存储矩阵与输出电路的连线称 为位线。 存储器数据线的数目等于存储 器的字长。 器的字长。 4096×8位存储器的数据线数为： 8 × 位存储器的数据线数为 位存储器的数据线数为：
控制信 号输入 输出控 制电路
数据输入/输出 数据输入 输出 半导体存储器的基本结构
②二维译码方式 在大容量的存储器中，通常采用二维译码 双译码）结构， 二维译码（ 在大容量的存储器中，通常采用二维译码（双译码）结构， 把输入地址分为行地址和列地址两组， 即：把输入地址分为行地址和列地址两组， 分别由行、列地址译码器译码。 分别由行、列地址译码器译码。 列地址译码器的输出作为存储矩阵的行、 行、列地址译码器的输出作为存储矩阵的行、列地址 选择线，由他们共同确定欲选择的字单元。 选择线，由他们共同确定欲选择的字单元。 采用双译码结构的优点是： 采用双译码结构的优点是： 行 地 （1）可以大大减少译码输出线的条数。 A0地 地 址 ）可以大大减少译码输出线的条数。 A 存储 例如：存储器容量为1k×4位 例如：存储器容量为1k×4位 × 所需的地址线数是： 所需的地址线数是：10 单译码的译码输出线有： 单译码的译码输出线有：210 双译码的译码输出线有： × 双译码的译码输出线有：2×25 （2）使译码电路的规模小、结构简单。 ）使译码电路的规模小、结构简单。
1
存 矩阵 储 矩 阵 输出控 制电路
列地址译码器 数据输入/输出 数据输入 输出 半导体存储器的基本结构 Am+1 An-1
3、输出控制电路 、 用于对电路的工作状态进行控制。 用于对电路的工作状态进行控制。 为实现与系统的总线连接，输出电路都采用三态输出结构。 为实现与系统的总线连接，输出电路都采用三态输出结构。 控制信号一般包括片选信号和读/写控制信号： 控制信号一般包括片选信号和读 写控制信号： 写控制信号 片选信号有效，芯片被选中，可进行读/写操作 写操作。 片选信号有效，芯片被选中，可进行读 写操作。 写控制信号决定芯片是进行读操作还是写操作。 读/写控制信号决定芯片是进行读操作还是写操作。 写控制信号决定芯片是进行读操作还是写操作 存储矩阵与输出电路的连线称 为位线。 存储器数据线的数目等于存储 器的字长。 器的字长。 4096×8位存储器的数据线数为： 8 × 位存储器的数据线数为 位存储器的数据线数为：
控制信 号输入 输出控 制电路
数据输入/输出 数据输入 输出 半导体存储器的基本结构
②二维译码方式 在大容量的存储器中，通常采用二维译码 双译码）结构， 二维译码（ 在大容量的存储器中，通常采用二维译码（双译码）结构， 把输入地址分为行地址和列地址两组， 即：把输入地址分为行地址和列地址两组， 分别由行、列地址译码器译码。 分别由行、列地址译码器译码。 列地址译码器的输出作为存储矩阵的行、 行、列地址译码器的输出作为存储矩阵的行、列地址 选择线，由他们共同确定欲选择的字单元。 选择线，由他们共同确定欲选择的字单元。 采用双译码结构的优点是： 采用双译码结构的优点是： 行 地 （1）可以大大减少译码输出线的条数。 A0地 地 址 ）可以大大减少译码输出线的条数。 A 存储 例如：存储器容量为1k×4位 例如：存储器容量为1k×4位 × 所需的地址线数是： 所需的地址线数是：10 单译码的译码输出线有： 单译码的译码输出线有：210 双译码的译码输出线有： × 双译码的译码输出线有：2×25 （2）使译码电路的规模小、结构简单。 ）使译码电路的规模小、结构简单。
数字电路第7章半导体存储器
(8-16)
2)叠栅型EPROM工作原理
浮置栅上注入了电荷的 SIMOS管相当于写入了1， 未注入电荷的相当与存入了 0。出厂时，全部单元存“1”。
图7.2.9中写入数据时漏极和 控制栅极的控制电路没有画出。 这是一个256×1位的EPROM， 256个存储单元排列成16×16 矩阵。输入地址的高4位加到 行地址译码器上，从16行存储 单元中选出要读的一行。输入 地址的低4位加到列地址译码 器上，再从选中的一行存储单 元中选出要读的一位。
1) 叠栅注入MOS管
Vgs
VT VT’
原理： 在写入数据前：浮栅无电子，SIMOS管同正常MOS管，开启电压为VT。 写数据时，需在漏、栅极之间加足够高的电压（如25V）使漏极与衬 底之间的PN结反向击穿，产生大量的高能电子。这些电子穿过氧化 绝缘层堆积在浮栅上，从而是浮栅带有负电荷。浮栅有电子后，控 制栅需要加更大正压才能使管子开启，开启电压为VT’。（Stackedgate 2019/2/24 Injection Metal-Oxide-Semi ） 阜师院数科院
0
0 0 二极管 或门
(8-6)
A0
器
A1A0
2019/2/24 CC
-V
阜师院数科院
D3
1
D2
0
D1
1
D0
0
K: 输出 控制端
A1
译 码
A1A0 A1A0 A1A0
1
A0
器
A1A0
当某一字线 被选中时， 这个字线与 位线间若接 有二极管， 则该位线输 出为 1 。
2019/2/24 CC
-V
阜师院数科院
为了提高擦、写的可靠性，并保护隧道区超薄氧化层，在 EEPROM的存储单元中除Flotox管外还附加了一个选通管，如 图7.2.11所示。
2)叠栅型EPROM工作原理
浮置栅上注入了电荷的 SIMOS管相当于写入了1， 未注入电荷的相当与存入了 0。出厂时，全部单元存“1”。
图7.2.9中写入数据时漏极和 控制栅极的控制电路没有画出。 这是一个256×1位的EPROM， 256个存储单元排列成16×16 矩阵。输入地址的高4位加到 行地址译码器上，从16行存储 单元中选出要读的一行。输入 地址的低4位加到列地址译码 器上，再从选中的一行存储单 元中选出要读的一位。
1) 叠栅注入MOS管
Vgs
VT VT’
原理： 在写入数据前：浮栅无电子，SIMOS管同正常MOS管，开启电压为VT。 写数据时，需在漏、栅极之间加足够高的电压（如25V）使漏极与衬 底之间的PN结反向击穿，产生大量的高能电子。这些电子穿过氧化 绝缘层堆积在浮栅上，从而是浮栅带有负电荷。浮栅有电子后，控 制栅需要加更大正压才能使管子开启，开启电压为VT’。（Stackedgate 2019/2/24 Injection Metal-Oxide-Semi ） 阜师院数科院
0
0 0 二极管 或门
(8-6)
A0
器
A1A0
2019/2/24 CC
-V
阜师院数科院
D3
1
D2
0
D1
1
D0
0
K: 输出 控制端
A1
译 码
A1A0 A1A0 A1A0
1
A0
器
A1A0
当某一字线 被选中时， 这个字线与 位线间若接 有二极管， 则该位线输 出为 1 。
2019/2/24 CC
-V
阜师院数科院
为了提高擦、写的可靠性，并保护隧道区超薄氧化层，在 EEPROM的存储单元中除Flotox管外还附加了一个选通管，如 图7.2.11所示。
数电第七章_半导体存储器
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
用ROM实现七段数码管的显示译码器 ROM实现七段数码管的显示译码器
内蒙古大学电子工程系
接法：将各片的地址线、读写线、 接法：将各片的地址线、读写线、片选线并联即可
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.4.2 字扩展方式
适用于每片RAM,ROM位数够用而字数不够时 适用于每片RAM,ROM位数够用而字数不够时 例：用256 8位 例：用256 x 8位→1024 x 8位 RAM 8位
《数字电子技术基础》第五版 数字电子技术基础》
第七章 半导体存储器
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.1 概述
！单元数庞大 能存储大量二值信息的器件 一、一般结构形式 ！输入/输出引脚数目有限
输 入 出 电 路 I/O
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
A 9 ~ A 2 10 , A 9 ~ A 2 11
四片的地址分配就是： 四片的地址分配就是： A 9 ~ A 2 00 , A 9 ~ A 2 01 , 00000000 11111111 00 00
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
A2 A3 A9
A1 A0
内蒙古大学电子工程系
• 存储器的容量：“字数 ×位数” 存储器的容量：“ 位数”
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.4 存储器容量的扩展
7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 适用于每片RAM,ROM字数够用而位数不够时
《数字电子技术基础》第五版 数字电子技术基础》
用ROM实现七段数码管的显示译码器 ROM实现七段数码管的显示译码器
内蒙古大学电子工程系
接法：将各片的地址线、读写线、 接法：将各片的地址线、读写线、片选线并联即可
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.4.2 字扩展方式
适用于每片RAM,ROM位数够用而字数不够时 适用于每片RAM,ROM位数够用而字数不够时 例：用256 8位 例：用256 x 8位→1024 x 8位 RAM 8位
《数字电子技术基础》第五版 数字电子技术基础》
第七章 半导体存储器
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.1 概述
！单元数庞大 能存储大量二值信息的器件 一、一般结构形式 ！输入/输出引脚数目有限
输 入 出 电 路 I/O
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
A 9 ~ A 2 10 , A 9 ~ A 2 11
四片的地址分配就是： 四片的地址分配就是： A 9 ~ A 2 00 , A 9 ~ A 2 01 , 00000000 11111111 00 00
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
A2 A3 A9
A1 A0
内蒙古大学电子工程系
• 存储器的容量：“字数 ×位数” 存储器的容量：“ 位数”
内蒙古大学电子工程系
《数字电子技术基础》第五版 数字电子技术基础》
7.4 存储器容量的扩展
7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 适用于每片RAM,ROM字数够用而位数不够时
七章半导体存储器
13
地址总线 13
~ A0 A12
CS OE
~ D15 D 8
8
数据总线
~ D7 D 0
8
A0 8kB×8
. .2764 . . O0 . . ... ... A12
A0 8kB×8
. . 2764 . . O0 . . ... ... A12
CS
O7
13
OE U1
CS
O7
OE U2
（2）字数扩展（地址码扩展）
14
12
13
VDD A8 A9
WE
OE
A10 CS D7 D6 D5 D4
D3
7.2 只读存储器(ROM)
一． ROM的分类
按照数据写入方式特点不同，ROM可分为以下几种：
（1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。
（2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全 为0），用户可根据自己的需要编程，但只能编程一次。
CS O7
OE
13
U2
...
~ 数据总线 D7
D0 8
...
A02764
8
.. O0
. ... ... A12
CS O7
OE U8
本章小节
1．半导体存储器是现代数字系统特别是计算机系统中的重要组成部件， 它可分为RAM和ROM两大类。
2．RAM是一种时序逻辑电路，具有记忆功能。其存储的数据随电源断 电 而 消 失 ， 因 此 是 一 种 易 失 性 的 读 写 存 储 器 。 它 包 含 有 SRAM 和 DRAM两种类型，前者用触发器记忆数据，后者靠MOS管栅极电容 存储数据。因此，在不停电的情况下，SRAM的数据可以长久保持， 而DRAM则必需定期刷新。
数字电路逻辑设计第七章半导体存储器
动态RAM（DRAM）
总结词
DRAM是一种常见的半导体存储器，其特点是集成度高、功耗低，但需要周期性地刷新。
详细描述
DRAM由单个晶体管和电容组成，每个存储单元非常小，因此可以实现高集成度。由于其结构简单， DRAM的制造成本相对较低。但是，由于电容会逐渐放电，因此需要周期性地刷新以保持数据。
只读存储器（ROM）
02
随机存取存储器（RAM）
静态RAM（SRAM）
总结词
SRAM是一种常见的半导体存储器，其特点是速度快、功耗低，但集成度较低。
详细描述
SRAM由交叉反接的晶体管组成，每个存储单元由6个晶体管组成，因此其结构相对 简单。由于其速度快，SRAM通常用于高速缓存（Cache）和中央处理器（CPU） 中的高速缓存。
用于存放固定不变的程序和数据，如BIOS、嵌入式操作 系统等。
随机存取存储器（RAM）
用于存储嵌入式系统运行时的变量、堆栈等，具有读写 功能。
面临的挑战与未来发展方向
集成度提高
新型存储技术
随着工艺尺寸的减小，如何实现更高 的集成度是半导体存储器面临的重要 挑战。
如阻变存储器、相变存储器等新型存 储技术的研究和开发，为半导体存储 器的未来发展提供了新的可能。
05
半导体存储器的应用与 挑战
在计算机系统中的应用
要点一
主存储器
用于存放计算机运行时所需的程序和数据，直接影响到计 算机的运算速度、存取时间和可靠性。
要点二
高速缓冲存储器（Cache）
作为CPU和主存储器之间的缓冲，存放的应用
只读存储器（ROM）
工作原理
RAM
通过在半导体存储单元上施加不同的电压来存储和读取数据 。
模电课件第七章 半导体存储器和可编程逻辑器件
（2）可编程逻辑器件
（Programmable Logic Device，PLD）
可编程逻辑器件是20世纪70年代后期发展起来的一种功能特殊 的大规模集成电路，它是一种可以由用户定义和设置逻辑功能 的器件。 特点：结构灵活、集成度高、处理速度快、可靠性高
（3）微处理器
微处理器主要指通用的微处理机芯片，它的功能由汇编语言 编写的程序来确定，具有一定的灵活性。但该器件很难与其 他类型的器件直接配合，应用时需要用户设计专门的接口电 路。 微处理器是构成计算机的主要部件。目前除用作CPU外，多 用于实时处理系统。
2. PLD器件的连接表示方法 （1）PLD 器件的连接表示法
固定连接
可编程连接
不连接
（2）门电路表示法
1
A
A
A
1
A
A
A
反向缓冲器
A
&
B
F
C
ABC
&
F
与门
A
≥1
B
F
C
ABC
≥1
F
或门
缓（冲d）器
ABC
（3） 阵列图
1
1
1
& D=BC
& E=AABBCC=0 & F=AABBCC=0
& G=1
1）浮栅注入 MOS 管（FAMOS 管） 存储单元采用两只 MOS管 缺点：集成度低、击穿电压高、速度较慢
2）叠层栅注入 MOS 管（SIMOS 管）
层叠栅存储单元
叠层栅MOS管剖面示意图
控制栅 与字线 相连，控制信息的 读出和写入
浮栅 埋在二氧化硅绝缘层， 处于电“悬浮”状态， 不与外部导通，注入电 荷后可长期保存
数电第七章 半导体存储器
图7.2.4 熔丝型PROM的存储单元
9
图7.2.5 PROM管的结构原理图
编程时首先输入地址代码， 找出要写入0的单元地址
然后使VCC和选中的字线提 高到编程所要求的高电平， 同时在编程单元的位线上加 入编程脉冲（幅度约为20v,持 续时间约为十几微秒），写入 放大器AW的输出为低电平，有 较大的脉冲电流流过熔丝，将 其熔断。正常时读出放大器AR 输出的高电平不足以使DZ导 通，AW不工作。
若A1、A0为输入逻辑变量，D0-D3为输出逻辑变量，
则D0-D3就是A1、A0的组合逻辑函数
32
[例7.5.1]试用ROM设计一个八段字符显示的译码器，真值表如下
输入
D C BA
0000 0001 0010
0011 0100 0101 0110 0111
1000 1001 1010
1011 1100 1101 1110 1111
101 001 011
011 111 111 111 001
111 111
010
110 010 010 110 110
字型
a
f
b
e gch d
33
由真值表可见，应取输入地址为4位、输出数据为8位的 ROM来实现译码电路
图7.5.1 例7.5.1的电路
34
[例7.5.2]试用ROM产生如下的一组多输出逻辑函数
图7.3.3 六管NMOS静态存储单2元5
由于CMOS电路具有微功耗的特点，所以尽管它的制造工艺比NMOS 电路复杂，但在大容量的静态存储器中几乎都用CMOS存储单元
CMOS静态存储单元的电路
T2、T4改用P沟道增强型MOS管
优点：
图7.3.4 六管CMOS静态存储单元
数字电路第7章半导体存储器
数字电路第7章 半导体存储器
• 半导体存储器概述 • 随机存取存储器（RAM） • 只读存储器（ROM） • 闪存（Flash Memory） • 存储器的性能指标与比较
01
半导体存储器概述
定义与分类
定义
半导体存储器是一种利用半导体技术制作的 存储数据的电子设备。
分类
半导体存储器主要分为随机存取存储器 （RAM）和只读存储器（ROM）两大类。
地址解码器用于将输入的地址信号解码 为对应的存储单元的地址。
闪存的工作原理
闪存的存储单元由一个浮栅场效应管构成，该场效应管的浮栅上存储电荷，通过电荷的 多少表示数据的0和1。
当对存储单元进行读取时，根据存储单元的阈值电压判断其存储的数据是0还是1。
当对存储单元进行写入或擦除时，通过改变浮栅上的电荷数量来实现。写入操作通常是 通过将电荷注入浮栅来实现，擦除操作通常是通过将浮栅上的电荷消除来实现。
一种常用的主存储器，以电容存储数据，需要定时刷新。
功耗与可靠性
功耗
可靠性
表示存储器的耗电量，分为动态功耗和静 态功耗。
表示存储器的稳定性和寿命，通常用平均故 障间隔时间（MTBF）来衡量。
闪存（Flash Memory）
只读存储器（ROM）
一种非易失性存储器，能够在断电情况下 保持数据，常用于U盘、固态硬盘等。
工业控制
用于工业控制系统中，如PLC、DCS等，用于存 储控制逻辑和实时数据。
02
随机存取存储器（RAM）
RAM的基本结构
存储单元阵列
由大量存储单元组成，每个单元存储一个二进制数。
地址译码器
用于选择存储单元，通过输入地址信号，选择对应的存储单元。
控制逻辑
• 半导体存储器概述 • 随机存取存储器（RAM） • 只读存储器（ROM） • 闪存（Flash Memory） • 存储器的性能指标与比较
01
半导体存储器概述
定义与分类
定义
半导体存储器是一种利用半导体技术制作的 存储数据的电子设备。
分类
半导体存储器主要分为随机存取存储器 （RAM）和只读存储器（ROM）两大类。
地址解码器用于将输入的地址信号解码 为对应的存储单元的地址。
闪存的工作原理
闪存的存储单元由一个浮栅场效应管构成，该场效应管的浮栅上存储电荷，通过电荷的 多少表示数据的0和1。
当对存储单元进行读取时，根据存储单元的阈值电压判断其存储的数据是0还是1。
当对存储单元进行写入或擦除时，通过改变浮栅上的电荷数量来实现。写入操作通常是 通过将电荷注入浮栅来实现，擦除操作通常是通过将浮栅上的电荷消除来实现。
一种常用的主存储器，以电容存储数据，需要定时刷新。
功耗与可靠性
功耗
可靠性
表示存储器的耗电量，分为动态功耗和静 态功耗。
表示存储器的稳定性和寿命，通常用平均故 障间隔时间（MTBF）来衡量。
闪存（Flash Memory）
只读存储器（ROM）
一种非易失性存储器，能够在断电情况下 保持数据，常用于U盘、固态硬盘等。
工业控制
用于工业控制系统中，如PLC、DCS等，用于存 储控制逻辑和实时数据。
02
随机存取存储器（RAM）
RAM的基本结构
存储单元阵列
由大量存储单元组成，每个单元存储一个二进制数。
地址译码器
用于选择存储单元，通过输入地址信号，选择对应的存储单元。
控制逻辑
数字电子技术—08第七章半导体存储器
7.4.2 字扩展方式 例：用256字×8位RAM芯片组成1024字×8位存储器。
需要片数N=4
目标存储器容量 N=
已有存储芯片容量
各片地址分配情况：
000H 100H 200H 300H
0FFH 1FFH 2FFH 3FFH
当要求字和位同时扩展时，先字扩展或先为扩展都可 以，最终结果都是一样的。
存储单元相对于EEPROM，只需要一个MOS管，结构简单，集 成度高，成本低。因为MOS管的源极是连在一起的，所以擦除时 按固定大小的存储容量(典型为128-512kbits) 整体擦除，所以叫 Flash Memory，用来形容擦除速度快。
和E2PROM相比，需要电压明显减小，这源于更薄的SiO2绝缘层。 Flash ROM具有在系统可编程(ISP, In-System Programmability) 的能力。在许多场合，Flash ROM也被直接称为E2PROM.
第七章 半导体存储器
7.1 概述 半导体存储器是固态存储器SSD (Solid State Drives) ，具有存储 密度高，体积小，容量大，读写速度快，功耗低等优点!
光盘
硬磁盘
固盘
分类：
非挥发存储器（Non-Volatile Memory--NVM）
掩模ROM
可编程ROM (PROM--Programmable ROM)
NAND Flash 存储矩阵
X
8192M+256M Bit
列 (2k+64) Byte/Page×128 Page/Block×4096 Blocks
地
址 译
码 器
寄存器
Y 控制逻辑
I/O0
I/O1
I/O2
数字电路第7章半导体存储器-文档资料
K: 输出 控制端
A0
器
A1A0
2019/3/18 CC
-V
阜师院数科院
(8-9)
D3
0
D2
0
D1
1
D0
1
A1
ห้องสมุดไป่ตู้
译 码
A1A0 A1A0 A1A0
假设 ： A1A0 ＝ 00
K: 输出 控制端
A0
器
A1A0
2019/3/18 CC
-V
阜师院数科院
(8-10)
字线
D3
D2
D1
D0
A1
译 A1A0
码 A1A0 器
2019/3/18 阜师院数科院 (8-13)
编程时首先应 输入地址代码，找 出要写入0的单元 地址。然后使VCC 和选中的字线提高 到编程所要求的高 电位，同时在编程 单元的位线上加入 编程脉冲（幅度约 20V，持续时间约 十几微秒）。这时 写入放大器AW的输 出为低电平，低内 阻状态，有较大的 脉冲冲击电流流过 熔丝，将其熔断。
K: 输出 控制端
0
0 0 二极管 或门
(8-6)
A0
器
A1A0
2019/3/18 CC
-V
阜师院数科院
D3
1
D2
0
D1
1
D0
0
K: 输出 控制端
A1
译 码
A1A0 A1A0 A1A0
1
A0
器
A1A0
当某一字线 被选中时， 这个字线与 位线间若接 有二极管， 则该位线输 出为 1 。
2019/3/18 CC
1 1 1 0(8-11)
左图是 使用 MOS 管的ROM 矩阵： 有 MOS 管的 单元存储 无 “1”， MOS 管的 单元存储 “0”。…...
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组合逻辑电路分析与设计 3、由4选1数据选择器和门电路组成的组合逻辑电 路如图所示
（1）写出输出函数式Y(A,B,C,D)的最小项表达式， Y(A,B,C,D) （2）列出函数真值表。
A B A1 A0 Y
4选1数据选择器
D0 D1 D2 D3 1
ST
C D
≥1
4. 两个2位二进制数分别为A=A1A0，B=B1B0，相乘后输出
第七章
半导体存储器
7.1 概述 能存储大量二值信息的器件 ！单元数庞大 给每个存储单元分配一个地址 ！输入/输出引脚数目有限 一、一般结构形式
输 入 出 电 路 输入/出 控制
/ I/O
二、分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory）
掩模ROM 可编程ROM PROM 可擦除的可编程EPROM
三、快闪存储器（Flash Memory）例如：U盘
为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管）可迅速擦除、写入很多数据
G f 与衬底间 SiO2更薄（ 10 ~ 15nm） G f 与S区有极小的重叠区 （隧道区）
7.3 随机存储器RAM
7.3.1 静态随机存储器（SRAM）
பைடு நூலகம்
7、 用边沿JK触发器路和与门设计一个同步模六计数器。 状态示意图如下图所示 要求： 采用相邻码，且规定S0为000、S5为100； 无效状态中，010应在时钟脉冲作用下进入有效状态100。 写出设计全过程，要求： 写出状态转移真值表，画出次态和输出函数的卡诺图，检 查自启动，求出输出方程、状态方程和驱动方程，画出 完整的设计电路图。
用ROM产生： Y1 Y 2 Y3 Y4 ABC ABC ABCD BCD ABCD ABCD ABC D ABCD ABCD
Y1 m( 2,3,6,7) Y2 m(6,7,10,14) Y3 m( 4,14) Y4 m( 2,15)
7.2.3 可擦除的可编程ROM（EPROM）基本输入输出
程序例如BIOS
总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM）
SIMOS 叠栅注入MOS管
Gc : 控制栅 控制数据的读出和写入 G f : 浮置栅 长期保存注入电荷
注入电荷需要25V电压， 擦除时间一般半个小时 左右
逻辑函数简化及变换 • 1、用公式法将下面的逻辑函数式化简为最简 与—或表达式。
Y AC ABC BC AC AB BCDE
• 2、将含有约束项的逻辑函数用卡诺图法化简为 最简与—或表达式。
Y ( A, B, C , D) m(3, 6,8, 9,11,12) A.C BC D 0
1 0 1 1
1 1 0 1
1 1 1 0
7.5 用存储器实现组合逻辑函数
一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变 量的逻辑函数
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 1
0 1 0 1
1 1 0 0
二、举例
②随机读/写 静态RAM （Random-Access-Memory） 动态RAM 2、从工艺分： ①双极型 ②MOS型
7.2 ROM 7.2.1 掩模ROM 按照用户的要求而专门设计的，故出厂时，数据
已被固化在里边
一、结构
存储单元： 二极管、三极管、MOS管，只能存放一位二值代码，对应的地址代码 地址译码器： 将输入地址代码译成相应的控制信号，选定指定单元并送出
工作原理：
若G f 上充以负电荷，则 Gc 处正常逻辑高电平下不 导通 若G f 上未充负电荷，则 Gc 处正常逻辑高电平下导 通
256个存储单元 高四位选中某一行 低四位选中某行中的存 储单元 EN’=0，数据输出
编程器写入 擦除器擦除
256x1位EPROM结构原理图
二、电可擦除的可编程ROM（E2PROM）例如IC卡
1024 x 8 RAM
1024 8 4 256 8
I O0 .......... .......... .. I O7
A0 ......A7 , A8 , A9R W
数据线： I O0 ~ I O7 地址线： A0 ~ A7 读/写信号： R W 片选信号： CS
数据线： I O0 ~ I O7 地址线： A0 ~ A7 , A8 , A9 读/写信号： R W
总体结构与掩模ROM一样，但存储单元不同 一次只能擦除、写入一个数据
为克服 UVEPROM擦除慢，操作不便的缺 点 采用FLOTOX(浮栅隧道氧化层 MOS管)
选通管
存储管
G f 与D之间有小的隧道区， SiO2 厚度 2 108 m 当场强达到一定大小（ 107V / cm） ,电子会穿越隧道 “隧道效应”
每一片提供 256 个字，需要 256 个地址( A0~7 : 0 ~ 0 1 ~ 1) 用A9 , A8两位代码区分四片
即将A9 A8 译成Y0 ~ Y3, 分别接四片的 CS
A9 A8
0 0 1 1 0 1 0 1
CS2 CS3 CS4 CS1
0 1 1 1
地
A1
址
A0 D3
数
D2 D1
据
D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 1
0 1 0 1
1 1 0 0
' W0 A1' A0
d 0 W0 W1 d1 W1 W3 d 2 W0 W2 W3 d 3 W1 W3
W1 A1' A0
' W2 A1 A0
随时从任何一个指定地址读出数据，也可随时将数据写入
一、结构与工作原理
CS’=0,RAM正常工作 CS’=1,RAM所有输入输出呈现高 阻态，不能进行读写操作 R/W’=1，执行读操作，将存储单 元的数据送到I/O R/W’=0，执行写操作，将I/O数 据写入到存储单元
0 0 0 0 0 0
CS’=0 R/W’=1，执行读操作 CS’=0, R/W’=0，执行写操作
W3 A1 A0
两个概念： • 存储矩阵的每个交叉点是一个“存储单元”
• 存储器的容量：“字数 x 位数”
4 x4位
掩模ROM的特点：
出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性
7.2.2 可编程ROM（PROM）
总体结构与掩模ROM一样，但 存储单元不同
出厂时所有交叉点都作了存储元件，即 存入1 在所需单元将熔丝烧断即存入0 设计人员根据自己的需要只能写入一 次， 一经写入无法更改，使用编程器写入数据 16x8位PROM结构原理图
4位二进制数，记为Y3Y2Y1Y0，设计这样一个两位二进制乘 法电路， （1）列出真值表，（2）写出输出函数的最小项表达式
5、画出下列各触发器Q端的波形： （设Q= 0）
1 A
&
CP
SD
1D
Q Q
A B Q
CP B
C1 RD
6、试用4位同步二进制计数74LS161接成九进制计数器， 可以加必要的门电路
二、举例
' W0 A1' A0
W1 A1' A0
' W2 A1 A0
W3 A1 A0
字 线
二位地 址代码
d 0 W0 W1 d1 W1 W3 d 2 W0 W2 W3 d 3 W1 W3
位 线
EN 0时，Y A EN 1时，Y Z (高阻)
0000
7.4 存储器容量的扩展
7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可
例：用八片1024 x 1位→ 1024 x 8位的RAM
7.4.2 字扩展方式
适用于每片RAM,ROM位数够用而字数不够时 例：用四片256 x 8位→1024 x 8位 RAM