第2章 逻辑门电路
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1)电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL.开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值.（2）输入特性：描述与非门对信号源的负载效应.根据输入端电平的高低，与非门呈现出不同的负载效应,当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平.2．其它类型的TTL门电路（1）集电极开路与非门（OC门)多个TTL与非门输出端不能直接并联使用，实现线与功能.而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路.当CMOS反相器处于稳态时，无论输出高电平还是低电平,两管中总有一管导通,一管截止，电源仅向反相器提供nA级电流，功耗非常小.CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第2章 逻辑门电路
+VCC Rb b c Rc
uo=0.3V 0.3V
b c
Rc
uo=+VCC ui=UIH
iB≥IBS 0.7V
e
e
+V C C =+5V 例： 1kR c i C Ω uo c Rb b ui β =40 i 10k Ω B e
①ui=1V时，基极电流： 时 基极电流：
第2章 逻辑门电路 章
②ui=0.3V时，因为 BE<0.5V，iB=0， 时 因为u ， ， 三极管工作在截止状态， 三极管工作在截止状态，ic=0。因 。 为ic=0，所以输出电压： ，所以输出电压：
回首页
第2章 逻辑门电路 章 +VCC=+5V Rc
1kΩ uo c Rb b ui β=40 i 10kΩ B NPN 型三极管截止、放大、饱和 3 种工作状态的特点 e
iC
2、三极管的开关特性
工作状态 条 件
截
止
放
大
饱
和
iB＝0 发射结反偏
0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0 iC＝βiB uCE＝VCC－ iCRc 可变
A
电路图 逻辑符号
Y 1 0
0 1
第2章 逻辑门电路
20102010-9-14
2.1.1 非门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“非”逻辑关系。 逻辑关系。 逻辑符号： 逻辑符号： 非门电路： 非门波形图： 非门电路： 非门波形图：
非门工作特点： 非门工作特点： ● 当输入端A 为高电平1（+5V）时，晶体管 当输入端A 为高电平1 +5V） 导通， 端输出0.2～0.3V的电压 的电压， 导通，L 端输出0.2～0.3V的电压，属于低电平 范围； 范围； ● 当输入端为低电平0（0V）时，晶体管截止，晶体管集电 当输入端为低电平0 0V） 晶体管截止， 发射极间呈高阻状态，输出端L的电压近似等于电源电压； 极—发射极间呈高阻状态，输出端L的电压近似等于电源电压； ● 任何能够实现 L = A “非”逻辑关系的电路均称为“非门”， 逻辑关系的电路均称为“非门” 也称为反相器。式中的符号“ 表示取反， 也称为反相器。式中的符号“-”表示取反，在其逻辑符号的输出 端用一个小圆圈来表示。 端用一个小圆圈来表示。
同或门电路： 同或门电路：
逻辑符号： 逻辑符号：
提
示
双输入端同或门波形图： 双输入端同或门波形图：
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为低电平； 一定为低电平；而当输入端 A、B 的电平状态相同时， 的电平状态相同时， 一定为高电平。 输出端 L 一定为高电平。
20102010-9-14
第二章（1） 第二章（
3
2.1.2 与门
定义：输入与输出信号状态满足“ 定义：输入与输出信号状态满足“与”逻辑关系。 逻辑关系。 与门电路： 逻辑符号： 与门波形图： 与门电路： 逻辑符号： 与门波形图：
第2章-逻辑门电路
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
数字电子技术_第2章_逻辑门
第2章逻辑门内容提要：本章系统地介绍数字电路的基本逻辑单元—门电路，及其对应的逻辑运算与图形描述符号，并针对实际应用介绍了三态逻辑门和集电极开路输出门，最后简要介绍TTL集成门和CMOS集成门的逻辑功能、外特性和性能参数。
2.1 基本逻辑门导读:在这一节中，你将学习：⏹与、或、非三种基本逻辑运算⏹与、或、非三种基本逻辑门的逻辑功能⏹逻辑门真值表的列法⏹画各种逻辑门电路的输出波形在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
2.1.1 与门“与”运算是一种二元运算，它定义了两个变量A和B的一种函数关系。
用语句来描述它，这就是：当且仅当变量A和B都为1时，函数F为1；或者可用另一种方式来描述数字电子技术2它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
逻辑与运算可用开关电路中两个开关相串联的例子来说明，如图2-1所示。
开关A 、B 所有可能的动作方式如表2-1a 所示，此表称为功能表。
如果用1表示开关闭合，0表示开关断开，灯亮时F =1，灯灭时F =0。
则上述功能表可表示为表2-1b 。
这种表格叫做真值表。
它将输入变量所有可能的取值组合与其对应的输出变量的值逐个列举出来。
它是描述逻辑功能的一种重要方法。
表2-1a 功能表由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表图2-1 与运算电路第二章 逻辑门 3简单地记为：有0出0，全1出1。
第2章 逻辑门电路
A
1
≥1
B1
VDD R
A&
TP
Y B
Y
TN Y
TN
VOH=VDD＇- iLR
2.1.6 CMOS漏极开路门
4．OD门和OC门的应用 应用一：可以线与，简化硬件电路。
+5V
A
&
B
C
&
D
R L
L AB CD
2.1.6 CMOS漏极开路门
线与的实际应用实例——光电报警系统
光电传 1
+5V
R3kCΩ VT5
VT6
A
&
F
B
OC 门
A
&
L
B
2.2.2 LSTTL与非门
集成与非门—74LS00
74LS00是在一个封装内有四个相同的与非门。其外形 如图所示。
绝大多数 左上角Vcc
引线排列从左下角 开始,逆时针计算
14
8
正视图
VCC
&
&
缺口标记
&
&
GND
绝大多数
右下角GND
1
7
2.2.3 LSTTL门电路的电气特性
CMOS门电路几种常见系列： （1）CD4000系列：基本系列，速度较慢 （2）74HC系列：速度比CD4000系列提高近10倍 （3）74HCT系列：与LSTTL门电路兼容 （4）LVC系列：低电压系列
TTL集电极开路门 OC 门Open-Collector
A B
VD5
R1 20kΩ VD1
VD2 VD6
2.2.2 LSTTL与非门
第二章逻辑门电路_数字逻辑与系统
第二章逻辑门电路逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。
常用的双极型逻辑门电路有以下几类：①晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。
②射极耦合逻辑电路（Emitter Coupled Logic），简称ECL电路。
③集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。
④高阈值逻辑电路(High Threshold Logic),简称HTL电路。
常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。
数字集成电路按集成度可分为四类：①SSI (Small Scale Integration)（100个以下等效门）。
②MSI (Medium Scale Integration)（100～1000个等效门）。
③LSI (Large Scale Integration)（<104个等效门）。
④VLSI (Very Large Scale Integration)（>104个以上等效门）。
逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。
常用的双极型逻辑门电路有以下几类：①晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。
②射极耦合逻辑电路（Emitter Coupled Logic），简称ECL电路。
③集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。
④高阈值逻辑电路(High Threshold Logic),简称HTL电路。
常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。
数字集成电路按集成度可分为四类：①SSI (Small Scale Integration)（100个以下等效门）。
电子技术基础数字部分第二章逻辑门电路经典课件
V5
A
V1
V2
F 输出管
V3
R2
输入级
中间级 （推拉式）输出级
（中间放大且驱动互补输出）
（1）A＝1时，V1管处于发射结与集电结倒置使用放大状态，V2、V3导通，V4截止,有F=0；
VCC
+2.5V
高电平箝位电路提高输出的正向抗干扰能 力；（低电平输入时正向波动导致V导通，
但只要仍有IQ的存在即VZ导通，仍可以保证 高电平输出）
加速电容
A
提高低电平输入的 正向抗干扰能力
IRC RC
VZ
IQ
Cb
F
Rb
V
R' VCC
饱和的深度提高高电平输入时的负向抗干扰能力； 但饱和深度又降低了开关速度，增加了电路损耗；
1、逻辑非：某件事物发生的条件与结果相反的逻辑关系。 2、非门：实现逻辑非运算，且单端输入单端输出的电路。
3、BJT非逻辑电路基本结构及工作原理
VCC
Rb
A
RC
V
F
电位表
VA VF V 0V 5V 止 5V 0.3V 通
4、非门符号
1
A
F
实现了非 逻辑功能
真值表
AF 01 10
5、BJT非逻辑电路改进
CMOS负载
V OH(min)/V TTL负载
CMOS负载
V OL(max)/V TTL负载
VDD/VCC/V tpd/ns PD/mW NO VNH/V VNL/V
CMOS
74HC 74HCT
0.001 －0.001 －0.02
－4
0.001 －0.001 －0.02
－4
0.02
第二章 逻辑门电路1
较大正偏 电压
0.2~0.3V
c、e间相当于一个受iB控制的开关
BJT的开关条件
工作状态
条件
截 止
iB≈0
放 大
0 < iB <
I CS
饱
和
iB > I CS
发射结和集 发射结正偏， 发射结和集 偏置情况 电结均为反偏 集电结反偏 电结均为正偏
V CC ICS iCi＝ ICS ≈ ≈ CC C＝ Rc V Rc
Rc2
截 T2 饱和 止
相当于一 R个小电阻 c4
3.6
T4
集电极电流加大， D T3迅速截止
vI
0.2 集电极电流
T1
1.4V
vO
负载 T饱和 3
Re2
基区电荷迅速消散
饱和到截止，需要基区电荷消散时间
2)在T2、T3由截止→饱和（输出1 →0），
输入级提供大的正向基流，B区电子快速积累，
T2、T3快速饱和。 VCC
2.4V
1
VOH(min) VNH VIH(min) VIL(max)
1
2V
定义： 高电平噪声容限 VNH=VOH-VIH 低电平噪声容限 VNL=VIL-VOL 体现一种容错能力 对于TTL 74系列： VNH=2.4V-2V=0.4V VNL=0.8V-0.4V=0.4V
0.4V
VNL
0
0.8V
1
&
V V
“1”: 悬空或接+5V
1
·
2.4V
VOH(min)
2.输出高电平VOH（输入至少一个为0）
典型值：3.6V; 标准高电平 VOH=2.4V 3.输出低电平VOL（输入全为1）
数字电子技术基础第二章重点(最新版)
逻辑门电路
2.2 半导体二极管和三极管的开关特性
2.2.1 二极管开关特性
Vcc
利用二极管的单向导电
性，此电路相当于一个受外
R
加电压极性控制的开关。
D
uI
uo
二极管开关电路
假定：UIH=VCC ，UIL=0 当uI=UIH时，D截止，uo=VCC=UOH 当uI=UIL时，D导通，uO=0.7=UOL
在数字系统的逻辑设计中，若采用NPN晶体管 和NMOS管，电源电压是正值，一般采用正逻辑。 若采用的是PNP管和PMOS管，电源电压为负值， 则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。
EXIT
逻辑门电路
2.1 概述
二、获得高低电平的方法及高电平和低电平的含义
获得高、低电平的基本原理
－－－ 开关断开 －－－ 开关闭合
EXIT
逻辑门电路
2.2.2半导体三极管的开关特性 一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ？关？Q
-
区
O UCE(sat)
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
一、电路结构
输入级主要由三极管 T1 、基极电
阻 R1 和钳位二极管D1组成。
D1 为输入钳位二极管输，出用级以抑制
V1
V输入扰导这2 入时电通不端，压，但出大输抑D1现于入制不V的二端了3工中负极负输作间极管电入V，5级性导压端当由R其V式起干通被的45输和中输构T倒扰电钳负入3V出成、V相。压在极5的3结组推D放，正时性-负2构成0拉、大与常，干.极7，。作信二扰V性上号极，干，输管对
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
第2章 逻辑门电路
R2 T3
VCC R5 IR5 T4 IL
RL
VO (V )
3
2
1
0
5 10 15 20 IL (mA)
低电平输出电流
V CC
T2
RL
VO (V )
T5
IL
3
2
R3
1
0.2
5 10 15 20 IL (mA )
例2.5.1：门电路的输入特性曲线和输出特性曲线 分别由图2.5.4、图2.5.8、图2.5.9给出。对于 图2.5.10所示的电路，要求G1的输出高电平满 足VOH≥3.2V，输出低电平满足VOL≤0.2V。
C
VEE
VEE
（b）
F2 =A+B+B+C+D=A+B+BC D
F3 =B +C +D F4 = A+B+BC+BC= AB+BC+BC
F5=A+B+BC+BC=A+BC+BC
2.7 MOS管的开关特性 2.7.1 MOS管的开关特性
结构示意图，符号：N沟道MOS管
SG D
N+
N+
P
D G
S
漏极特性和转移特性
&
VIL
nm
m'
... ...
VIL
&
&
I IL
&
2.5.6 三态门
VCC
R1
R2
T3
R5
A
T4
T1
T2
F
B
EN
D
T5
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2 章逻辑门电路§2.1 概述用以实现逻辑运算单元电路称为逻辑门电路。
Output ～Input逻辑函数逻辑运算和逻辑门:二进制系统: 逻辑高(Logic 1)逻辑低(Logic 0)用电压（电平）表示逻辑高和低：逻辑高–高电平逻辑低–低电平获得高(logic 1)、低(logic 0) 输出电平的基本原理:开关S输出电位Vo断开高接通低S Diode Transistor MOS FET输入信号Vi控制其工作在截止和导通两个状态，S 起开关作用。
§2.2 逻辑门电路1.与门(AND) 1 0 ⎧⎨⎩亮暗1A.B 0 ⎧⎨⎩闭合开关断开只有当A 和B 都闭合(逻辑1), 灯(F ) 才亮。
1)与开关电路F 灯ABE两个开关串联2)真值表0 00 1101 1A B F表：输入的所有可能取值按二进制数大小排列在左；对应的输出列在右。
3)与功能输入只要有低，输出为低；输入都为高时，输出为高。
0100F 灯A BE4)与门符号及表达式最多8 输入端A F&B表达式:F = A ·B = AB(A and B) (逻辑乘)ABF = AB AND2. 或(OR)1)或开关电路两个开关(A, B ) 并联任何一个开关闭合, 灯F 亮。
F灯ABE2)真值表0 00 11 01 1A B F 1113)或功能描述或关系：只要有一个输入为高电平1，输出就为高电平1；只有输入全为低电平0 时，输出才为低电平0。
4)或门符号及表达式A F≥18 输入BF = A+B逻辑加3. 非门(NOT)1)非开关电路如果A闭合, 灯F灭。
2)真值表A F0 11RF灯EA3)非功能描述输出与输入波形相反，产生反向输出波形。
§2.3 TTL 集成门电路2.5.2 TTL 与非门Transistor-Transistor-LogicT1: 两发射极(多发射极), 两个eb结R21.6 KFD3R14KR4130ΩR310KT1T4T5T2BA+5 V2.5.1 TTL集成电路概述1. 工作原理等效电路:输出F = 5 -0.7 V -0.7 V = 3.6 V4 5 Vb V 输入端有低电平, 输出为高电平.关门状态V b4 = 5 VT4beD3典型高电平T4D3+5 VFT2T52)入都为高( A 和B 都为高电平) 3.6 VA 和B 都是3.6 V , ∴T2, T5 导通电流从+5 V 电源, 经T1,T2 和T5 流向地.3.6 V4.3 V 足以正向导通T1bc , T2be 和T5be 结。
V b1T1导通,V b1钳位4.3 V (=3.6 + 0.7).V b4R1R2R3R4T2T4T5D3FA BT1+5 VT4T2T5T1R3D3+5FV iV oV b1423(5 V)b T R GND Vo V →→↓<V i :V b1 :V o :00.73.60.71.43.6T2导通T4, D3 导通1.42.12.8T5导通(V T =1.4 V )>1.4 V >2.1 VV 00.3 VV2. 电压传输特性AF1AF&研究当输入V i (A )从低到高时，输出V o (F )如何从高到低电压传输特性:00.7 1.4( 1.4 V) 1.4 Vi T V V →→=→>1:0.7 1.4 2.1 2.1 Vb V →→−−→>00:3.6 3.6 2.8 0.3 VV V ↓↓↓→→−−−→3.62.80.30.7截止中点饱和V off V onV T V o (V)V i (V)2.1V T : 阈值电压（门坎电压）TTL 系列典型值高电平1: 2.8~3.6 V; 低电平0: 0~0.3 V .V off V on 噪声容限：在保证逻辑门正常逻辑功能情况下，输入端所能承受的最大干扰电压值。
1. 输入负载特性理想的TTL 与非门电压传输特性是:求出当V T =1.4 V 时的输入电阻值R TV oV OH截止V OL导通V i V T0.3 V3.6VR iV Ri输入电阻R iV Ri = V i2.2.3 TTL 与非门的电气特性T4T2T5T1R5D3+5 VV oT6V i4 kR61）输出低－灌流负载当F =0, 电流从5 V 电源经T1, T2 和T5 流向地.驱动门负载门LOAD 1LOAD 2LOAD 3F =0T1T2T4T5D3+5 V 3.6 VA B 负载门: 输入低电平2. 输出特性（带负载能力－同类门）2）输出高－拉流负载从F 拉出的电流是负载门T1 管的反向漏电流。
T1T2T4T5D3+5 VA BLOAD 1LOAD 2LOAD 3驱动门负载门F =12. 或非门1: T ,B '1: T ,A 中间级和输出级与与非门相同A : 高B : 高只有当=⋅+⋅F A B C DBA F ⊕=T8导通, T 9截止A ,B 都高T 6, T 9导通T 8截止F 低A ,B 都低T 2, T 3发射极导通T 4, T 5截止T 7, T 9导通T 8截止F 低A 、B 不同T 1 导通, T 6 截止T 4, T 5之一导通, → T 7截止F 高4. 异或门原因:TTL 门输入电阻很小。
如果G 1 输出高，而G 2 输出低, 会形成一个很大电流I 从G 1 T4 流向G 2 T5.导致:G 2 T5 烧毁输出F 脱离标准逻辑电平I非1 非0, 逻辑错误。
FIT5ONT4ON5 VG 1G 2F 1=1F 2=06. 三态门TSL三态门输出:高, 低, 高阻抗(Hi-Z )高阻抗是T 4和T 5管都截止，输出对地和对电源E c 都为高阻抗.输出是悬浮的终端，既不是逻辑低也不是逻辑高电平.实际中, 输出端是一个几兆欧或更大的电阻.T4T2T5T1R3D3+5 VV oV i4 kTTL 三态门高电平有效EN = 1, T6倒置放大, T7 导通，T8 截止, T8 集电极开路; 三态钳位电路不起作用，输入完全取决于A 、B 。
三态钳位电路示意图EN = 0, T8 导通，V b4 钳位0.3 V ,T4T2T5R 3D3E c A B T1FT8E cT 7T6ENT4 D3 截止T1 导通, V b1≤ 1.0 V T2 T5 截止F : Hi-Z 悬浮导线2.3.5 TTL 电路的改进理想电压传输特性:输入电压在V T 时，输出电压翻转.V oV iV T多种改进的方法。
一种是在TTL 电路中增加T6 管:OFFONR 3造成电压传输特性不理想.用R 5, R 6, T6 替代R 3.原电路:改进电路:只有当V i =1.4 V , T2 和T5 同时导通, 或T2 和T6 同时导通.T2T5T6R 6R 5V i = 0.7 V , T2 截至V i = 0.7 V , T2 导通(R 3→地)R 21.6 KFD3R 14 KR 4130R 310 KT1T4T5T2BA +5R 5的存在，通常T6 滞后于T5 .只有V T , 没有V on 和V offV T : 预置电压threshold voltage ，V T =1.4 VV i 悬空V i = 1输入V iV i < 1.4 V 相当于V i = 0V i > 1.4 V 相当于V i = 12.6.1 NMOS 门电路1. NMOS 非门NMOS 非门含有两个N-沟FETs:T1: 负载管T2: 驱动管负载管T1栅极接ED，总是导通，基本作用为负载电阻R ON1=100 kΩ§2.6 MOS 逻辑电路负载管驱动管loaddriver= 1 k 导通, Ron2= 0 (logic 0)实现逻辑功能。