基于FPGA 嵌入式处理器设计和实现合并单元的一种方法
基于FPGA的嵌入式系统设计与开发研究
基于FPGA的嵌入式系统设计与开发研究嵌入式系统是指具有特定功能的计算机系统，被嵌入到其他设备中以完成特定任务。
嵌入式系统的设计与开发在现代技术领域中具有重要的地位，其中基于可编程逻辑器件（FPGA）的嵌入式系统尤为重要。
本文将探讨基于FPGA的嵌入式系统设计与开发的研究，并分析其在实际应用中的价值与挑战。
首先，我们需要了解FPGA是什么。
FPGA是一种基于可编程逻辑门阵列（PLA）的集成电路芯片，具有灵活性和可编程性，可以通过配置器件中的逻辑门和连接资源来实现各种硬件功能。
相比于传统的固定功能集成电路，FPGA具有更高的性能、灵活性和可靠性，因此广泛应用于嵌入式系统设计与开发中。
基于FPGA的嵌入式系统设计与开发的研究主要涉及以下几个方面：硬件设计、嵌入式软件开发、系统集成与验证。
在硬件设计方面，基于FPGA的嵌入式系统需要首先确定系统的需求和功能，然后进行硬件结构设计。
硬件设计主要包括逻辑设计、电路设计、时序设计等。
通过使用硬件描述语言（HDL）如VHDL或Verilog来描述系统的行为和结构，设计师可以实现各种硬件模块和接口，并通过逻辑综合工具生成对应的电路网表。
随后，通过布局布线工具将电路网表映射到FPGA的逻辑单元和资源中，最终生成比特流文件（Bitstream），供FPGA配置器件使用。
嵌入式软件开发是基于FPGA的嵌入式系统设计与开发中的另一个重要方面。
嵌入式软件开发主要涉及嵌入式处理器的选择与集成、固件编程、设备驱动程序的开发等。
在嵌入式系统设计中，使用处理器核心与FPGA逻辑单元进行协同工作，处理器核心负责控制和高层次算法处理，FPGA逻辑单元负责实时数据处理和硬件加速，使得系统具有较高的性能和吞吐量。
通过使用嵌入式软件开发工具如Eclipse等，设计师可以编写和调试嵌入式软件，并将其烧录到FPGA中。
系统集成与验证是保证基于FPGA的嵌入式系统正常运行的关键步骤。
系统集成主要涉及将各个硬件模块、嵌入式软件和外设等组合到一起，并实现合适的通信和数据交换机制。
基于FPGA的带Cache的嵌入式CPU的设计与实现
基于FPGA的带Cache的嵌入式CPU的设计与实现的选择信号，以及ALU 的运算选择信号，在MEM 阶段，控制单元需要给出数据存储器的读写信号，片选信号等。
存储器需要向控制单元返回响应信号。
在WB 阶段，控制单元主要控制数据的流向，给出多路选择器的选择信号，选择将存储器读出的数据或ALU 的运算结果写回寄存器组。
3.3 数据前推技术的设计对于数据竞争的检测，通过比较连续3 条指令的寄存器标号，把本条指令的rs 和rt 及前面2 条指令的操作数结果寄存器分别进行比较，比较器的输出信号传递到EXE 阶段用于选择ALU 操作数的来源。
而对于LOAD 指令发生的数据相关，必须等到MEM 阶段完成之后才能得到有效的数据，因此发生数据相关的下一条指令，只能通过延迟一个周期才能利用数据前置技术，如果配合MIPS 编译器，通过使用延迟槽技术可以解决LOAD 类型的数据相关。
3.4 指令cache 的实现系统实现了一个容量为2 KB 指令Cache，每个Cache 行为16 B 数据，这样可以利用存储器的16 B 的突发式传送。
采用2 路组相联方式，支持通写(Write Through)模式。
由同步SRAM 实现。
数据Cache 由控制模块、命中与缺失比较模块、访问内存模块、替换模块、输出模块组成。
其中控制模块是整个Cache 的主控部件，它控制存储器和cache 协调工作:当执行单元有取指请求时，以指令的物理地址作为索引看是否命中，如果不命中则控制逻辑启动访存逻辑到内存中去取指，当指令取回时控制逻辑启动替换逻辑对指令Cache 进行替换并将指令输出;如果命中，则将指令输出。
基于FPGA的智能合并单元设计仿真
模块 ［ ：
Hale Waihona Puke 展方 向 ． 到 了广泛 关 注 ． 更好 地服 务经 济 和社会 受 为
发 展 ．巩 固和 提 升 我 国 电 网 的 技 术 领 先 水 平 和 国 际
电 环 节 中 的 重 要 智 能 设 备 ．是 实 现 智 能 变 电 站 的 基 础 和 保 障 Ｉ Ｃ ６ ０ ４ ８和 Ｉ Ｃ ６ ８ ０ ９ ／ 都 对 Ｅ ０ ４ － Ｅ １ ５ — —１２ Ｆ 合 并 单 元 （ ｒｉｇＵｎｔ 进 行 了 定 义 ． 家 电 网 在 刚 Ｍｅｇｎ ｉ） 国 编 制 的 《 能 变 电 站 设 计 规 范 》 也 对 其 提 出 了 技 术 智 中
《 １ （ ６ ｋ ２ ０ｋ 智 能 变 电 站 设 计 规 范 规 范 》 １ Ｏ ６ ） Ｖ～ ２ Ｖ 和 《 能变 电站 技术 导 则》 中对合 并单 元 的定义 为 ： 智 用
以 对 来 自二 次 转 换 器 的 电 流 和 ／ 电 压 数 据 进 行 时 或 间相 关 组 合 的 物 理 单 元 智 能 合 并 单 元 可 以 是 互 感
数 据 通 信 中 Ｆ ３帧 格 式 的 方 案 ． 合 未 来 智 能 变 电 Ｔ 符 站 设 备 信 息 数 字 化 、 能 集 成 化 、 构 紧 凑 化 的 发 展 功 结
趋 势
单 元 多 任 务 处 理 、 靠 性 和 实 时 性 的 要 求 。 并 单 元 可 合
１ 智能合并 单元概念
中 图分 类 号 ：Ｔ ６ Ｍ７ ９ 文 献 标 志 码 ：Ａ 文 章 编 号 ： １ ０ —６ ９ ２ １ ） ２０ ３ —５ ０ ４ ９ ４ （ ０ ０ １ ０ ５０
基于FPGA 的嵌入式系统设计
基于FPGA的嵌入式系统设计Design of Embedded System Based on FPGA(长江大学计算机科学学院) 林华Lin Hua摘要：提出了一种基于FPGA及MicroC /OS的嵌入式系统设计的新方法；从系统硬件平台设计与实现、系统软件配置、实时操作系统MicroC/OS-II的设计应用三方面详细介绍了整个系统平台的设计实现过程，并给出了验证结果。
关键字：FPGA；NIOS II；MicroC /OS；嵌入式系统中图分类号:TP 文献标识码:AAbstract：This paper proposes a new method for embedded system designing，based on FPGA and MicroC/OS．This paper introduce the design and realization course of the whole system flat in details from the hardware design，the software design and the design of MicroC/OS-II. the experiment result is given.Key words: FPGA；NIOS II；MicroC /OS；Embedded system1 前言近年来，随着嵌入式核心芯片的飞速发展，改变了传统嵌入式系统的设计方法，嵌入式系统逐渐由板级向芯片级过渡，即片上系统——SOC。
片上系统是追求产品系统最大包容的集成器件，是当前嵌入式应用领域的技术热点。
SOC的出现使集成电路发展成为集成系统，整个电子整机的功能可以集成到一块芯片中，降低了设计成本，缩短了开发周期。
因此，本文设计了一个基于FPGA的嵌入式系统，既能满足嵌入式系统教学实验的需要，同时也可作为嵌入式产品开发平台。
2 系统硬件设计本系统要实现的功能包括：可以运行嵌入式操作系统；支持NIOS II开发；支持USB 通讯；支持RS-232串口通讯；支持以太网通讯；支持JTAG接口在线调试与下载。
基于FPGA的嵌入式系统的设计与实现
2、输入模块设计
输入模块主要包括乐曲信息的采集和传输。本系统中，乐曲信息采用MIDI格 式进行存储和传输。用户可以通过MIDI键盘或者其他MIDI设备将乐曲信息输入到 系统中。
3、处理模块设计
处理模块主要由FPGA完成，其主要任务是将输入的乐曲信息转换为硬件可以 识别的控制信号。
具体来说，FPGA首先需要将MIDI格式的乐曲信息解析为数字信号，然后通过 内部算法进行处理，生成控制音频硬件的信号。本系统中，FPGA主要通过VHDL编 程语言来实现上述功能。
基于FPGA的嵌入式系统的设计与实 现
目录
01 基于FPGA的嵌入式系 统设计与实现
02 参考内容
基于FPGA的嵌入式系统设计与 实现
随着科技的不断发展，嵌入式系统在各个领域的应用越来越广泛。FPGA（现 场可编程门阵列）作为一种灵活、高效的硬件设计技术，为嵌入式系统设计提供 了新的解决方案。本次演示将介绍基于FPGA的嵌入式系统的设计与实现。
经过以上步骤，我们可以得出基于FPGA的嵌入式系统的设计与实现具有以下 优点：首先，FPGA的可编程性使得硬件设计更加灵活，可以根据不同需求进行定 制和优化；其次，FPGA的高速并行处理能力可以提高整个嵌入式系统的运算效率 和性能；再次，使用FPGA可以降低系统功耗和成本，同时减小了系统的体积和重 量；最后，FPGA的可重构特性使得系统升级和维护更加简便。
1、硬件设计
系统的硬件部分主要包括DSP、FPGA、RAM、Flash等。其中，DSP用于实现 信号处理算法，接收GPS和惯性导航等传感器数据，计算出位置、速度等信息； FPGA用于实现硬件接口、数据传输和控制逻辑，连接各个硬件模块，保证系统的 正常运行；RAM用于存储运行时的数据和程序；Flash用于存储固件程序和常量数 据。
基于FPGA的嵌入式CPU的VHDL设计
基于 Ｆ Ｐ ＧＡ 的嵌入 式 Ｃ Ｐ Ｕ的 Ｖ ＨＤ Ｌ设计
史 展 李 占宣 ｚ
（ １ 、 黑龙江农垦石油化工销 售公 司 ， 黑龙江 哈 尔滨 １ ５ ０ ０ ３ ６ ２ 、 哈 尔滨金 融学院计算机 系， 黑龙 江 哈 尔滨 １ ５ ０ ０ ３ ０ ）
摘 要： 提 出一种 嵌入 式 Ｃ Ｐ Ｕ核 的 Ｖ Ｈ Ｄ Ｌ行 为设 计 方 法 ， 是 基 于指令 对 数 据流 流 通控 制 行 为 的描 述 。该 方法 可 以 快速 创 建 兼 容 已有指令集的 Ｃ Ｐ Ｕ核的 Ｖ Ｈ Ｄ Ｌ模型 ， 易于修改， 提 高设计效率。同时介 绍兼容 ８ ０ ５ １ 单片机指令的 Ｃ Ｐ Ｕ的 Ｖ Ｈ Ｄ Ｌ设计例子 ， 并给 出使 用 Ａ ｈ ｅ ｒ ａ Ｑ ｕ ａ ｒ ｔ ｕ ｓ ｌ Ｉ 工具 在 Ｅ Ｐ ３ Ｃ ４ ０ Ｑ ２ ４ ０ Ｃ ８ Ｎ 器件 上进 行 综 合 实现 Ｃ Ｐ Ｕ核 设 计 的结 果 。 关键 词 ： Ｆ Ｐ Ｇ Ａ； 嵌入式 Ｃ Ｐ Ｕ ； Ｖ Ｈ Ｄ Ｌ ； 指令 ； 仿 真 嵌人 式 Ｃ Ｐ Ｕ 的设 计 是 Ｓ Ｏ Ｃ设 计 的核 心 ，在 Ｆ Ｐ Ｇ Ａ器 件 中嵌 入 块 ， 应该 与 电路模 块相 接 。电 路模 块 可 以 由 ７ ４ １ ６ ５ 、 ７ ４ １ ６ ４及 一 个 三 式Ｃ Ｐ Ｕ有 硬 核和 软 核 两种 。 态 门组 成 。连 接方 式 是 三态 门的 输 出端 口接 单 片机 的 Ｐ ３ ． ０ ， 三 态 门 １ Ｃ Ｐ Ｕ行 为模 型 的控制端可 以由单片机的 Ｐ ３ ． ６ 来控制； 当Ｐ ３ ． ６ ＝ ０时 ， 信号从单片机 Ｃ Ｐ Ｕ数 据 流行 为 模 型 是 根 据 Ｃ Ｐ Ｕ 对 数 据 流 的控 制 行 为 建 立 的 Ｐ ３ ． ０输 出进 入 ７ ４ １ ６ ４的数 据输 入 端 ； 而当 Ｐ ３ ． ６ ＝ １ 时， ７ ４ １ ６ ５的数 的， 符合 自顶 向下（ Ｔ ｏ ｐ — ｔ ｏ — Ｄ ｏ ｗ ｎ ） 的全正 向设计原则 。 数据流控制 的 据 输 出 至 Ｐ ３ ． ０ 。 行为描述 不涉及 Ｃ Ｐ Ｕ具 体 的 电 路 结 构 或 总 线 结 构 ，抽 象 和 概 括 ３ ． ２ ． ４ 锁 相环 应 用 Ｃ Ｐ Ｕ的行 为 。 单 片 机 的时 钟信 号 必 须 来 自锁 相 环 ， 频 率 高低 可根 据 实 际需 要 ２ Ｃ Ｐ Ｕ模 块 结 构 来确定 。例如配合延 时程序而选择 的主频频率 ， 或在 串行通信 中特 根据 Ｃ Ｐ Ｕ数 据 流行 为模 型 ， 目标 器 件 的 写 控制 、 数 据 源 选 择 和 定波特率所对应 的特定的主频频率等。 此外 ， 若需高速运算， 则可将 传输通道选择行为都是 由 ｉ ｎ ｓ ｔ ｒ ＿ ｅ ｏ ｄ ｅ指令码决定的 ，可用指令译码 时钟频率设得 比较高。 尽管最高可大于 ８ ０ ０ Ｍ Ｈ ｚ ， 但为了确保工作 的 模 块 实 现数 据 流 控制 行 为 。 稳定 性 ， 一 般 频 率不 要 大 于 ５ ５ ０ ＭＨ ｚ 。当然 ， 锁相 环 还 能 为 Ｆ Ｐ Ｇ Ａ中 Ｒ Ｏ Ｍ 的地 址 ｒ ｏ ｍ —ａ ｄ ｄ ｒ 连至 Ｐ ｃ寄存 器 输 出 ， Ｒ Ｏ Ｍ 的数 据 线 或外 部 的其 他 扩 展模 块 提供 品质 良好 和 精 确 的时 钟信 号 。 连 接 到控 制 器 的 数据 输 入 。 控 制 器 是一 个 状 态机 ， Ｃ Ｐ Ｕ先 从 Ｒ Ｏ Ｍ读 ３ ． ２ ． ５软 件 设计 与 调试 取并保存 指令码和立即数 ， 输 出指令码 ｉ ｎ ｓ ｔ ｒ＿ ｃ ｏ ｄ ｅ 、 立 即数 ｉ ｎ ｓ ｔ ｒ 所有硬件电路设计完成后 ， 要为单片机的工作编写软件。 ｄ ａ ｔ ａ ｌ 、 立 即数 ｉ ｎ ｓ ｔ ｒ— ｄ ａ ｔ ａ ２ 至 译 码器 ， 然后输出 ｉ ｎ ｓ ｔ ｒ ｏ ｐ 信号有效 ， 电路 系 统设 计 和 调试 步 骤 如下 ： 数据被写入 目标器件 ， 完成指令操作 ， 再读取下一条指令 。Ｃ Ｐ Ｕ 中 （ １ ） 调入 ８ ０ ５ １ Ｃ Ｐ Ｕ核 ： Ｃ Ｐ Ｕ ８ ０ ５ １ Ｖ１ ． ｖ ｑ ｍ。 的寄存器 由特殊 和通用寄存器组成。为提高程序执行效率和速度 ， （ ２ ） 调入 Ｌ Ｐ Ｍ— Ｒ Ｏ Ｍ程序存储器 ， 存储 量大小可根据应用程序 累加器设计成具有移位功能 ， Ｐ ｃ寄存器具有 自加功能、 Ｐ Ｃ计数器 的大小 来 决 定 。 和Ｄ Ｐ Ｔ Ｒ 具有和地址总线相 同位宽 、标志寄存器 Ｐ Ｓ Ｗ具有位操作 对７ ４ １ ６ ５和 ７ ４ １ ６ ４的读 写程 序 如 下 ： 等功能 。通用寄存器 Ｒ ０ 一Ｒ ７可用分布式 Ｒ Ａ Ｍ实现 ， 用块 Ｒ Ａ Ｍ实 Ｓ Ｅ Ｔ Ｂ Ｐ ３ ． ６ ； Ｐ ３ ． ６ ＝ １：选 择 Ｓ Ｆ Ｔ模 块 （ 即７ ４ １ ６ ５ ） ， 读人 ８ 现双 端 口 Ｒ Ａ Ｍ。Ａ Ｌ Ｕ是 １ ６位运 算 器 ， 实现 １ ６ 位加 、 减、 ８ 位 乘 法 运 位 数据 算 和 逻 辑 运算 。指令 译 码 模块 是 一 个组 合 电路 ， 当Ｃ Ｐ Ｕ读 取 新 的指 Ｃ Ｌ Ｒ Ｐ ３ ． ５ ； 当Ｐ ３ ． ５ ＝ １ 时， 时钟 信 号到 令码 Ｉ ｎ ｓ ｔ ｒ— ｃ ｏ ｄ ｅ 后 ，指 令译 码 模 块 根 据 当前 的指 令 选 择数 据 源 、 Ｓ Ｅ Ｔ Ｂ Ｐ ３ ． ５ ； 把 并 行 输 入 的 ８位 数 据 Ｄ ［ ７ — ０ １ 锁 人 移 位 寄 选 择 数 据通 道 和 选择 数 据 写入 目标 器 件 。 存 器 ３设 计 综合 仿 真 ＣＬＲ Ｐ３ ． １ ３ ． １ Ｋ ８ ０ ５ １ 单 片机 软 核 基本 功 能 和结 构 Ｓ Ｅ Ｔ Ｂ Ｐ ３ ． １ ； 时 钟上 升 沿 后锁 存 Ｏ ［ ７ ． ． ０ １ ＣＬＲ Ｐ ３． ５ Ｋ ８ ０ ５ １ 单 片 机 核 属 于 ８位 复 杂 指 令 Ｃ Ｐ Ｕ，存 储 器 采 用 哈 佛 结 构。指令 系统与 ８ ０ ５ １ ／ ２ 、 ８ ０ ３ １ ／ ２ 等完全兼容 ， 硬件接 口也基本相 同。 Ｍ Ｏ Ｖ Ｓ Ｃ Ｏ Ｎ， ＃ １ ０ Ｈ ； 设置 串 口数据 读 入 不 同之 处 主 要有 ： Ｇ Ｇ Ｇ ： Ｊ Ｎ Ｂ Ｒ Ｉ ， Ｇ Ｇ Ｇ ； 检测 Ｒ Ｉ 标 志 ＭＯＶ Ａ， Ｓ ＢＵＦ （ １ ） Ｋ ８ ０ ５ １ Ｃ Ｐ Ｕ是 以 网表 文 件 的方 式 存 在 的 ，只 有 通 过 编 译 综 合， 并载入 Ｆ Ｐ Ｇ Ａ 中才 以 硬件 的方 式 工 作 ， 而普通 ８ ０ ５ １总是 以硬 件 Ｃ Ｌ Ｒ Ｒ Ｉ ； 清０ ， Ｒ Ｉ 标 志 方 式存 在 的 。 ＭＯ Ｖ ４ ４ Ｈ ， Ａ ； 将来 自 Ｆ Ｐ Ｇ Ａ的 ８ 位数据存入 ４ ４ Ｈ单 （ ２ ） Ｋ ８ ０ ５ １ Ｃ Ｐ Ｕ无 内部 Ｒ Ｏ Ｍ和 Ｒ Ａ Ｍ，所 有 程 序 Ｒ Ｏ Ｍ 和 内 部 兀 Ｒ Ａ Ｍ都必须外接 ， 但仍是在 Ｆ Ｐ Ｇ Ａ内部 。 Ｃ Ｌ Ｒ Ｐ ３ ． ６ ； Ｐ ３ ． ６ ＝ ０： 选择 ７ ４ １ ６ ４ ， 输出 ８ 位数 据 Ｍ ＯＶ Ｓ ＣＯＮ ． 加 ＯＨ （ ３ ） 以软核方式存在能进行硬件修改和编辑 ； 能对 其进行仿真 和嵌 人 式 逻 辑 分 析 仪 实 现 实 时 时 序 测 试 ；能 根 据 设 计 者 的 意愿 将 Ｍ０ Ｖ Ａ， ＃ ５ Ｂ Ｈ ； 输出 ５ Ｂ Ｈ Ｃ Ｐ Ｕ、 Ｒ Ａ Ｍ、 Ｒ Ｏ Ｍ、硬件功能模块和接 口模块等实现于同一 片 Ｆ Ｐ Ｇ Ａ Ｍ ＯＶ ＳＢＵＦ ， Ａ 中。 ３ － ３使用逻辑分析仪 ３ － ２单片机扩展功能模块的 Ｓ Ｏ Ｃ设计 Ｓ ｉ ｇ ｎ ａ ｌ Ｔ ａ ｐ Ｉ Ｉ 和Ｉ ｎ — Ｓ ｙ ｓ ｔ ｅ ｍ Ｓ ｏ ｕ ｒ ｃ ｅ ｓ ａ ｎ ｄ Ｐ ｒ ｏ ｂ ｅ ｓ 了 解 系 统 中某 些 ３ ． ２ ． １ Ｃ Ｐ Ｕ核 及 其端 口信 号 硬件模块在单片机软件控制下功能行为的正确性 ，特别是对 Ｆ Ｐ Ｇ Ａ ８ ０ ５ １ Ｃ Ｐ Ｕ软核在配接上了程序存储器 Ｒ Ｏ Ｍ和数据 Ｒ Ａ Ｍ后就 外 部 接 口电路 的控 制 情 况 的 了解 。 成为一个完整 的 ８ ０ ５ １ 单片机最 小系统 了。其 中的 Ｃ Ｐ Ｕ ８ ０ ５ １ Ｖ １ 是 ４结 束语 ８ ０ ５ １ 单片机 Ｃ Ｐ Ｕ核 ， 模块文件是 Ｃ Ｐ Ｕ ８ ０ ５ １ Ｖ１ ． ｖ ｑ ｍ， 由Ｖ Ｑ Ｍ 原 码 表 仿真 显示 ５条 指令 执 行 的结 果 是符 合 指令 功 能 要求 的。 每 一条 述， 可 用 例化 方 式直 接 调 用 。该 元 件 可 以 与其 他 不 同语 言 表述 的元 指 令 执 行 需 要 ２ ｎ ｓ（ ３ 个ｃ ｌ ｋ 时钟 周 期 ） ，其 中 Ｒ Ｏ Ｍ 取 指延 迟 约 为 件一同综合与编译 ， 该核指令与标 准 ８ ０ ５ １ 指令系统完全兼容 ， 外部 ｌ ｎ ｓ ， 译 码 延 迟 约为 ｌ ｎ ｓ ，加 法运 算 延 迟 约 Ｉ ｎ ｓ 。仿 真 显 示 Ｃ Ｐ Ｕ时 钟 总 线 可 以连 接 ２ ５ ６字 节 的 “ 内部” Ｒ Ａ Ｍ和最大至 ６ ４ Ｋ字 节 的 程 序 最高频率为 ８ ０ ０ ＭＨ ｚ ， 运行速度超过 ９ ０ ＭＩ Ｐ Ｓ ， 是８ ０ ５ １ 单片机 （ 时钟 Ｒ０Ｍ 。 频率 为 １ ２ Ｍ Ｈ ｚ ） 的近 ４ ０ ０ 倍。 若增加 ３ 级指令流水操作 ， 可以使 Ｃ Ｐ Ｕ ３ ． ２ ． ２ Ｃ Ｐ Ｕ核工 作 存储 器 的Ｃ Ｐ Ｉ 为１ ， 运 行速 度 可 以达 到 ２ ８ ５ Ｍ Ｉ Ｐ Ｓ 。 为单片机核 配置 的数据存 储器是 ２ ５ ６个字节 的 Ｌ Ｐ Ｍ — Ｒ Ａ Ｍ 单 参考 文 献 元ｒ ａ ｍ ２ ５ ６ 。该 Ｒ Ａ Ｍ 可 由 内部 指 令 直 接 访 问 ，显 然 此 Ｃ Ｐ Ｕ
基于FPGA技术的嵌入式系统设计与开发
基于FPGA技术的嵌入式系统设计与开发嵌入式系统在现代科技中起着至关重要的作用，它们被广泛应用于智能手机、汽车、医疗设备和工业控制等领域。
嵌入式系统的设计与开发过程中，FPGA（Field Programmable Gate Array）技术成为一种常用的解决方案。
本文将探讨基于FPGA技术的嵌入式系统设计与开发的相关内容。
一、嵌入式系统设计与开发的基本概念嵌入式系统是一种特殊的计算机系统，它被嵌入到其他设备或系统中，以实现特定的功能。
嵌入式系统通常具有实时性要求、资源受限、功耗低等特点，因此对其设计与开发的要求较高。
基于FPGA技术的嵌入式系统设计与开发，采用可编程逻辑芯片FPGA作为硬件平台，通过对FPGA内部逻辑电路的编程实现所需功能。
相比于传统的ASIC（Application Specific Integrated Circuit）设计流程，FPGA技术具有可重构性、快速原型开发、灵活性等优势。
二、FPGA技术在嵌入式系统设计与开发中的应用1. 快速原型开发FPGA技术可以提供快速的原型开发平台。
设计人员可以使用HDL （Hardware Description Language，硬件描述语言）如Verilog或VHDL编写嵌入式系统的逻辑电路，并通过FPGA工具链将其综合为FPGA可接受的二进制配置文件。
这样，设计人员可以在相对较短的时间内验证系统的功能和性能。
2. 灵活性与可重构性FPGA技术允许设计人员在硬件平台上灵活地重新编程和更改逻辑电路。
这意味着设计人员可以在嵌入式系统的开发过程中进行迭代和调试，以满足不断变化的需求。
与传统的ASIC设计相比，FPGA技术大大缩短了设计和开发周期。
3. 高性能与低功耗由于可以根据具体功能需求对FPGA进行高度优化，因此基于FPGA技术的嵌入式系统可以实现高性能和低功耗的平衡。
设计人员可以通过优化逻辑电路、使用流水线技术以及利用FPGA内部资源等方法来提升系统性能，并在功耗控制上进行权衡。
基于FPGA的嵌入式系统设计与优化
基于FPGA的嵌入式系统设计与优化一、引言随着科技的不断发展，嵌入式系统已经越来越广泛地应用于各个领域中。
FPGA是一种可编程逻辑器件，具有灵活性高、速度快等优点，因此被广泛应用于嵌入式系统的设计之中。
本文将着重介绍基于FPGA的嵌入式系统设计与优化。
二、基于FPGA的嵌入式系统设计1、FPGA概述FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它是一种可以在电路板上编程的芯片。
FPGA具有灵活性高、速度快、能够完成复杂的逻辑任务等优点。
FPGA主要由可编程逻辑单元、可编程路由器、I/O单元和时钟管理单元等组成。
其中，可编程逻辑单元可以被编程为各种逻辑门，可编程的连接器将这些逻辑门连接在一起，最终构成一个完整的数字电路。
2、基于FPGA的嵌入式系统设计的步骤基于FPGA的嵌入式系统设计的步骤可以分为以下几个部分：（1）设计嵌入式系统的结构嵌入式系统的结构设计需要考虑其所要实现的功能、系统的模块划分以及各个模块之间的通信方式等因素，以便后续的整个系统的设计。
（2）选择合适的FPGA开发板在嵌入式系统设计时，需要选择合适的FPGA开发板。
开发板的选用需要根据设计的功能、接口类型和速度等因素进行综合考虑。
（3）设计FPGA逻辑电路在FPGA开发板的基础之上，需要进行逻辑电路的设计，这一过程包括了电路原理图的设计以及Verilog或VHDL的编写。
（4）完成FPGA逻辑电路的编写和仿真编写好FPGA逻辑电路后，需要进行仿真。
通过仿真，能够检测到逻辑电路中存在的问题，以便后续的调试。
（5）将逻辑电路加载到FPGA芯片中将逻辑电路成功编译后，需要将其加载到FPGA芯片中，方可实现所需功能。
3、基于FPGA的嵌入式系统应用举例（1）视频图像处理基于FPGA的嵌入式系统能够支持视频信号的采集和处理，可应用于多种场景。
例如，可以在工业自动化等领域用于对图像的实时监测与分析，以及在医学诊断等领域用于对医学图像的处理和分析。
一种基于FPGA和软核CPU的嵌入式系统设计方法
电脑知识与技术本栏目责任编辑：谢媛媛开发研究与设计技术１引言嵌入式系统通常包括ＣＰＵ、存储器和各种外设器件，是计算机技术为基础、面向应用的，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统，其中ＣＰＵ作为核心而具有重要地位。
嵌入式处理器传统上一般选用ＡＳＩＣ器件，ＡＳＩＣ（专用的集成芯片）器件是一种为具体任务而特殊设计的专用电路，由于ＡＳＩＣ在设计过程中进行了专门优化，其性能、性价比都较高，减少了系统软件和硬件设计的复杂程度，降低系统成本，但还是存在一些缺点，如前期设计费用非常高，一旦设计完就无法升级和扩展等。
“可重构计算”的概念的出现，改变了嵌入式硬件模块的设计方法，它允许在不改变硬件电路板的情况下，实现不同的控制接口和控制功能。
可重构计算是通过现场可编程门阵列（ＦＰＧＡ）实现的，ＦＰＧＡ是２０世纪８０年代中期以后发展起来的一种可编程的大规模的集成器件。
同ＡＳＩＣ技术相比，基于ＦＰＧＡ的嵌入式具有设计周期短、设计成本和风险低、集成度高、维护和升级方便、可靠性高等特点。
同时，随着系统设计引入＂片上可编程系统＂（ＳｏＰＣ），ＦＰＧＡ具有了作为嵌入式处理器的能力，在嵌入式系统设计领域已占据越来越重要的地位。
ＦＰＧＡ设计是以软核的设计和使用为主的，因此随着基于ＦＰＧＡ的嵌入式系统的设计技术和市场的成熟，嵌入式ＣＰＵ软核的大量应用成为可能。
２硬件系统设计２．１系统整体结构整个设计的硬件系统结构如图１，微处理器选用了ＡＬＴＥＲＡ公司的Ｃｙｃｌｏｎｅ系列的ＥＰ１Ｃ１２４０Ｑ８；存储设备选用了ＡＭ２９ＬＶ３２０Ｄ；外围接口包括ＵＳＢ接口、以态网接口、ＪＴＡＧ口、以及串口；选用分辨率为１２８×６４液晶显示模块做为输出显示。
以下分别将各个模块进行介绍。
（１）微处理器ＥＰ１Ｃ１２Ｑ２４０Ｃ８是ＡＬＴＥＲＡ公司的Ｃｙｃｌｏｎｅ系列芯片，拥有１２０６０个逻辑单元（ＬＥ）、５２个Ｍ４Ｋ存储块、全部ＲＡＭ位数为２３９６１６、两个锁相环，以及２４９个可用的Ｉ／Ｏ脚。
基于FPGA的嵌入式系统的设计与实现
基于FPGA的嵌入式系统的设计与实现嵌入式系统是指集成在各种电子设备中的特定功能系统。
随着嵌入式系统的发展，FPGA (Field-Programmable Gate Array)由于其灵活性和可重构性成为制作嵌入式系统的理想选择。
本文将介绍基于FPGA的嵌入式系统的设计与实现，包括硬件设计、软件开发和系统测试等方面。
基于FPGA的嵌入式系统设计的第一步是进行硬件设计。
在硬件设计中，需要确定系统的需求和功能，选择适当的FPGA芯片，并设计系统的电路图。
硬件设计通常涉及选择和连接各种外设（如传感器、通信接口等）以及配置和连接FPGA芯片内部资源（如逻辑单元、时钟网络等）。
在FPGA芯片上，可以使用硬件描述语言（如VHDL或Verilog）来实现各个模块的功能。
硬件设计的目标是通过合理的资源配置和设计减小系统的功耗、提高系统的稳定性和性能。
在硬件设计完成后，接下来需要进行软件开发。
软件开发主要包括驱动程序的编写和应用程序的开发。
驱动程序负责控制和配置硬件资源，使其能够与应用程序进行通信和交互。
驱动程序通常使用硬件描述语言编写，然后通过FPGA开发工具进行编译和烧录到FPGA芯片中。
应用程序的开发涉及选择适当的开发工具和编程语言（如C或C++），编写程序代码，实现系统的各种功能和算法。
软件开发的目标是提供友好的用户界面、优化的系统性能以及稳定的系统功能。
完成硬件设计和软件开发后，还需要对系统进行测试和验证。
测试和验证旨在确保系统的功能和性能符合设计规格。
测试可以分为功能测试和性能测试两个阶段。
功能测试通过使用各种测试用例和测试工具对系统的各个功能进行测试和验证。
性能测试通过对系统进行负载测试和压力测试，以评估系统在不同负载和压力条件下的性能表现。
测试和验证是系统开发的最后一步，通过对系统的全面测试和验证，可以确保系统的质量和稳定性。
总结来说，基于FPGA的嵌入式系统的设计与实现涉及硬件设计、软件开发和系统测试等多个方面。
基于FPGA的嵌入式CPU的VHDL设计
基于FPGA的嵌入式CPU的VHDL设计提出一种嵌入式CPU核的VHDL行为设计方法，是基于指令对数据流流通控制行为的描述。
该方法可以快速创建兼容已有指令集的CPU核的VHDL模型，易于修改，提高设计效率。
同时介绍兼容8051单片机指令的CPU的VHDL设计例子，并给出使用Altera QuartusII工具在EP3C40Q240C8N器件上进行综合实现CPU核设计的结果。
标签：FPGA；嵌入式CPU；VHDL；指令；仿真嵌入式CPU的设计是SOC设计的核心，在FPGA器件中嵌入式CPU有硬核和软核两种。
1 CPU行为模型CPU数据流行为模型是根据CPU对数据流的控制行为建立的，符合自顶向下（Top-to-Down）的全正向设计原则。
数据流控制的行为描述不涉及CPU具体的电路结构或总线结构，抽象和概括CPU的行为。
2 CPU模块结构根据CPU数据流行为模型，目标器件的写控制、数据源选择和传输通道选择行为都是由instr_code指令码决定的，可用指令译码模块实现数据流控制行为。
ROM的地址rom _ addr连至PC寄存器输出，ROM的数据线连接到控制器的数据输入。
控制器是一个状态机，CPU先从ROM读取并保存指令码和立即数，输出指令码instr _code、立即数ins tr _ data1、立即数instr _data2至译码器，然后输出inst r _op信号有效，数据被写入目标器件，完成指令操作，再读取下一条指令。
CPU 中的寄存器由特殊和通用寄存器组成。
为提高程序执行效率和速度，累加器设计成具有移位功能，PC寄存器具有自加功能、P C 计数器和DPTR 具有和地址总线相同位宽、标志寄存器PSW具有位操作等功能。
通用寄存器R0～R7可用分布式RAM实现，用块RAM实现双端口RAM。
ALU是16位运算器，实现16位加、减、8位乘法运算和逻辑运算。
指令译码模块是一个组合电路，当CPU读取新的指令码Ins tr _ code后，指令译码模块根据当前的指令选择数据源、选择数据通道和选择数据写入目标器件。
基于FPGA的嵌入式系统设计
基于FPGA的嵌入式系统设计一、嵌入式系统概述嵌入式系统是指被嵌入到其他系统或机器中，拥有特定功能的计算机系统。
它被广泛应用于工业生产，医疗器械，家庭设备等领域。
传统的嵌入式系统使用单片机和DSP等处理器，但随着FPGA（Field-Programmable Gate Array）的逐渐成熟和普及，越来越多的嵌入式系统开始采用FPGA作为核心控制器，以实现更高效、更灵活的系统设计。
二、 FPGA简介FPGA是一种可现场编程（Field Programmable）的门阵列（Gate Array）器件，它具有抗干扰能力强，灵活性高，可重构性好，功耗低等特点，可以在设计硬件时替代传统的ASIC。
FPGA由大量的逻辑单元、存储器和输入输出引脚组成，用户可以通过设计相应的电路图和底层语言（如Verilog或VHDL），在FPGA内部实现各种逻辑功能和数据处理。
此外，设计好的电路图也可以通过外部编程器下载到FPGA中。
三、 FPGA在嵌入式系统中的应用对于一些需要快速处理大量数据、低功耗、高稳定性的嵌入式系统，传统的处理器已经无法满足需求。
而FPGA则能够提供更高效、更灵活的解决方案。
1. 图像处理图像处理是FPGA在嵌入式系统中的重要应用领域之一。
图像处理通常需要大量并行处理和高带宽数据传输，FPGA能够实现高速、低时延的图像数据采集、处理和输出。
比如安防摄像头、工业相机等。
2. 数字信号处理FPGA在数字信号处理中也有广泛应用。
由于FPGA具有抗干扰能力强和并行处理能力强等优势，它能够轻松实现高速FFT、滤波、解调、编码等数字信号处理算法，实现高速数据的采集、处理和存储。
比如基于FPGA的音频解码器、雷达信号处理器等。
3. 无线通信应用FPGA也被广泛应用于无线通信领域，如基站、卫星通信等。
FPGA可实现高速数据传输、串行通信和多路复用等功能，可以使无线通信设备有更快更可靠的数据传输速度。
4. 军事设备军事设备通常要求具有高度的可靠性、防错能力和实时性。
基于高性能 FPGA 的合并单元设计与实现
基于高性能 FPGA 的合并单元设计与实现牟涛;任志航;樊占峰;赵应兵;郝威;王楠【摘要】介绍了在合并单元功能实现中 FPGA 高实时性、高精度、高可靠性的应用，重点介绍了采用 FPGA 实现合并单元点对点 SV 报文收发的方法，通过 FPGA 实现合并单元时间同步及守时的原理及方法。
在点对点 SV 报文收发过程中，FPGA 控制 DM9000C，将接收到的 SV 报文放在 FIFO 中缓存，并通过内部定时器对接收的报文打时标，在 SV 报文接收的间隙，FPGA 配合 CPU 精确地控制 SV 报文的发送时间，保证其离散性控制在100 ns 以内。
在对时状态下，通过 FPGA 解析 B 码和和1588对时信息，保持合并单元的时间同步，并采用跟随算法记录秒脉冲时间间隔。
在丢失外部同步信号时，FPGA 时间同步模块无缝切换到守时状态，并能在长时间内保证合并单元的守时精度。
%This paper introduces the features of high real-time performance, high precision, and high reliability of FPGA in merging unit function implementation. It mainly introduces the point-to-point SV message sending and receiving method by adopting FPGA. The method and the principle of realizing merging unit time synchronization and punctuality via FPGA. In the process of point-to-point SV sending and receiving, FPGA controls DM9000C, caches the received message of SV in FIFO, and marks the time scale of the received message through the internal timer. During the interval of SV message receiving, FPGA, cooperating with the CPU, controls SV packet delivery time precisely, and guarantees its discreteness not more than 100 ns. In synchronism state, B code and 1588 time synchronization information are parsed through FPGA to accurately keep time synchronized of the merging unit,and the following algorithm is used to record the interval of second pulse time. When the external synchronization signal is lost, FPGA time synchronization module will be switched to punctuality state, which can keep punctuality precision of merging unit in a long time.【期刊名称】《电力系统保护与控制》【年(卷),期】2016(044)019【总页数】5页(P128-132)【关键词】合并单元;FPGA;IEC61850;时钟同步;点对点 SV【作者】牟涛;任志航;樊占峰;赵应兵;郝威;王楠【作者单位】许继电气技术中心，河南许昌 461000;许继集团有限公司，河南许昌 461000;许继电气技术中心，河南许昌 461000;许继电气技术中心，河南许昌461000;许继电气技术中心，河南许昌 461000;许继集团有限公司，河南许昌461000【正文语种】中文合并单元(简称MU)是一种对一次互感器传输过来的电气量进行合并和同步处理，并将处理后的数字信号按照特定格式转发给间隔层设备使用的装置，是电子式电流、电压互感器的接口装置。
FPGA_ASIC-基于FPGA 的嵌入式ASIP 软核设计与实现
基于FPGA的嵌入式ASIP软核设计与实现作者:李庆诚任健刘嘉欣黄宝贞来源:微计算机信息摘要：采用ASIP+FPGA模式设计了一款嵌入式微处理器软核，以该软核为例从体系结构和指令集设计两方面对ASIP+FPGA模式微处理器软核的设计进行了分析和验证，最后通过与传统微处理器对比验证了该设计模式的优势：指令针对性强，执行效率高；易于扩展，适应性强。
关键词：嵌入式系统，处理器软核，ASIP，FPGA，VHDL嵌入式系统往往执行比较单一的任务，针对某种特定应用而专门设计，但目前在嵌入式系统中采用的微处理器绝大部分都是通用嵌入式微处理器，其通用的指令集面对千差万别的嵌入式应用时暴露出专用性差，执行效率低的弱点。
另一个问题是，目前应用的嵌入式微处理器都是硬核，功能模块和指令集都是固定的，当应用发生较大变化时，很难通过对微处理器功能模块和指令集进行扩展来适应变化，往往只能换用一款新的微处理器，甚至重新设计整个嵌入式系统的硬件和软件，浪费了大量的时间和金钱。
因此，如何提高指令集的针对性，提高指令的执行效率以及如何增强嵌入式微处理器的扩展能力成了困扰嵌入式系统开发人员的两个难题。
1．ASIP和FPGAASIP的提出是微处理器设计理念的一项重大创新。
ASIP(Application-Specific Instruction set Processor)即专用指令集处理器，它相对传统微处理器最大的特点就是其指令集针对特定应用专门设计，一条指令就可以完成该种应用常做的一系列运算，例如一些常用算法，这样就极大的提高了指令的执行效率，往往若干条普通指令几十个时钟周期完成的操作用一条专用指令几个时钟周期就完成了。
采用ASIP理念设计微处理器可以在很大程度上解决上一节提到的指令集专用性差，指令执行效率低的问题，但这是要付出代价的，因为这些专用指令一般需要专门硬件电路支持才能实现。
ASIP用传统的集成电路技术实现是不现实的，集成电路设计复杂，开发周期长，定型后无法进行扩充，这样每遇到一种新应用，就得重新设计一款专用芯片，成本是不可接受的，这在一个时期内限制了ASIP的发展，直到FPGA（Field Programmable Gate Array，现场可编程门阵列）的出现，才为ASIP的实现提供了可能。
一种基于FPGA和软核CPU的嵌入式系统设计方法
一种基于FPGA和软核CPU的嵌入式系统设计方法
王赋攀;毕国堂
【期刊名称】《电脑知识与技术》
【年(卷),期】2007(003)014
【摘要】本文对一种基于FPGA和软核CPU的嵌入式系统设计的方法进行了描述,整个系统以FPGA和NIOS为中心进行设计,外围接口包括JTAG、串口、USB口等.系统选用ALTERA公司的Cyclone系列的芯片作为核心处理芯片,配合ALTERA 公司推出的NIOS软核嵌入式处理器构成整个系统的核心.操作系统采用μC/OS嵌入式系统,并移植到FPGA平台上.
【总页数】2页(P492-493)
【作者】王赋攀;毕国堂
【作者单位】西南科技大学,计算机科学与技术学院,四川,绵阳,621010;西南科技大学,计算机科学与技术学院,四川,绵阳,621010
【正文语种】中文
【中图分类】TP311
【相关文献】
1.一种SRAM型FPGA内嵌CPU软核的SEU效应防护设计与验证 [J], 杜新军;周建华;胡剑平
2.基于FPGA片上8位CPU软核Picoblaze的USB接口设计 [J], 张飞;王焕玉
3.基于FPGA MicroBlaze软核实现的以太网设计方法 [J], 王晓鹏
4.采用内置于FPGA中的软核CPU加速嵌入式系统设计 [J], 程光尧
5.一种基于FPGA和软核CPU的嵌入式系统设计方法 [J], 王赋攀;毕国堂
因版权原因，仅展示原文概要，查看原文内容请购买。
以嵌入式CPU和FPGA为基础的嵌入式系统架构
以嵌入式CPU和FPGA为基础的嵌入式系统架构
李峰;张盛兵;左清清
【期刊名称】《航空计算技术》
【年(卷),期】2008(038)002
【摘要】介绍了以嵌入式CPU和FPGA为基础构建的嵌入式控制系统,以此为基础,总结出一种面向嵌入式高端应用的通用架构.通过分析Vxworks操作系统及应用软件在该嵌入式系统中的作用,讨论了如何划分嵌入式系统的软硬件功能.
【总页数】3页(P117-119)
【作者】李峰;张盛兵;左清清
【作者单位】西北工业大学,软件与微电子学院,陕西,西安,710065;西北工业大学,计算机学院,陕西,西安,710072;中国航空计算技术研究所,陕西,西安,710072
【正文语种】中文
【中图分类】TP338
【相关文献】
1.基于FPGA的嵌入式CPU的VHDL建模和设计 [J], 周荣
2.有利于嵌入式设计的3合1嵌入式CPU板卡 [J],
3.基于FPGA及嵌入式CPU(Nios Ⅱ)的TFT-LCD接口设计 [J], 刘源;杨军;王洪义;于亚萍
4.一种基于国产嵌入式CPU核的BP神经网络SoC设计 [J], 徐文亮
5.一种辅助FPGA开发的轻量化嵌入式CPU实现 [J], 谢燕;张超洋;吴俊森
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高压电器
Ｈｉｇｈ Ｖｏｌｔａｇｅ Ａｐｐａｒａｔｕｓ
Ｖｏｌ．４４ Ｎｏ．２ ＡＶｐｏｒ．ｌ．４４ ２０Ｎ０ｏ８．２
基于 ＦＰＧＡ 嵌入式处理器设计和实现合并单元的一种方法
郑 乐 １， 李东江 １， 陈 晟 ２
（ １． 华北电力大学计算机系， 北京 １０２２０６； ２． 江苏省南通市供电公司， 江苏 南通 ２２６００６）
在根据具体的要求实现采集功能各个模块之 前， 首先要构建处理器平台。这样做既有利于实现 采集传输中的各个功能模块， 又可以 为系统与 ＰＣ 之间提供通讯接口， 从而可以很方便的监视数据采 集过程以及 ＦＰＧＡ 与过程层之间的通讯过程， 有利 于调试工作的进行。
Ｘｉｌｉｎｘ ＥＤＫ 工具提供了一个集成的 开发环境， 可以建立和配置以 ＭｉｃｒｏＢｌａｚｅ 为处理器核心的硬件 系 统 ， 还 可 以 通 过 ＥＤＫ 开 发 环 境 中 提 供 的 ＢＳＢ （ Ｂａｓｅ Ｓｙｓｔｅｍ Ｂｕｉｌｄｅｒ） 向导来建立硬件系统［ ７］ 。具体 过程参照开发系统自带的手册。最终会产生如图 ２ 所示拓扑结构的一个基本的 ＭｉｒｃｏＢｌａｚｅ 系统。
Ｈａｒｄｗａｒｅ Ｄｅｂｕｇ Ｍｏｄｕｌｅ
Ｍｉｃｒｏ,Ｂｌａｚｅ
ＯＰＢ Ｂｕｓ
ＵＡＲＴ Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ
ＬＭＢ ＢＲrＡＭ Ｃｏｎｔｒｏｌｌｅ
ＬＭＢ ＢＲＡＭ Ｃｏｎｔｒｏｌｌｅ
ＦＩＦＯ Ｔｉｍｅｒ
ＢＲＡＭ
ＧＰＩＯ Ｅｔｈｅｒｎｅｔ ＭＡＣ
图 ２ ＭｉｃｒｏＢｌａｚｅ 结构框图
摘要： 电子式电流／电压互感器已成为变电站自动化系统中十分重要的组成部分。笔者提出了一种利用 ＦＰＧＡ 上的嵌入式处理
器实现合并单元的方法， 它利用了 ＭｉｃｒｏＢｌａｚｅ 处理器内核， 并且使用知 识 产 权 内 核 （ ＩＰ） 来 实 现 各 功 能 模 块 ， 完 成 了 合 并 单 元 同
步、多路数据接收和处理以及以太网通讯等功能， 满足了电子式互感器数字接口高速、实时、可靠的要求。实验结果表明， 该设计
基本满足ＩＥＣ ６００４４和ＩＥＣ ６１８５０ 对合并单元的要求。
关键词： 电子式互感器； 嵌入式处理器； 知识产权核； 可编程逻辑门阵列； 合并单元
中图分类号： ＴＭ６３； ＴＭ７３４
文献标志码： Ａ
文章编号： １００１ － １６０９（ ２００８） ０２ － ０１７８ － ０３
Ｍｅｔｈｏｄ ｆｏｒ Ｄｅｓｉｇｎｉｎｇ ａｎｄ Ｉｍｐｌｅｍｅｎｔｉｎｇ Ｍｅｒ ｇｉｎｇ Ｕｎｉｔ Ｂａｓｅｄ ｏｎ Ｅｍｂｅｄｄｅｄ Ｐｒ ｏｃｅｓｓｏｒ ｏｎ ＦＰＧＡ
·１８０·
Ａｐｒ． ２００８
Ｈｉｇｈ Ｖｏｌｔａｇｅ Ａｐｐａｒａｔｕｓ
Ｖｏｌ．４４ Ｎｏ．２
３．４ 创建功能模块 ＩＰ 核并嵌入到系统中 在处理器系统构建完毕之后， 需要将采集功能
模块嵌入到已经构建完 成的系统中 去。ＭｉｃｒｏＢｌａｚｅ 处 理 器 系 统 使 用 的 是 开 放 的 总 线 连 接 结 构 （ ＯＰＢ Ｂｕｓ） ， 可以通过 ＥＤＫ 工具向导添加具有一定功能的 ＩＰ 核到已有的系统中去。
Ａｂｓｔｒ ａｃｔ： Ｂｅｃａｕｓｅ ｔｈｅ ＥＣＴ／ＥＶＴ ｈａｓ ｂｅｃｏｍｅ ｏｎｅ ｏｆ ｔｈｅ ｍｏｓｔ ｉｍｐｏｒｔａｎｔ ｐａｒｔｓ ｏｆ ａｕｔｏｍａｔｉｏｎ ｓｙｓｔｅｍ ｉｎ ｓｕｂｓｔａｔｉｏｎ， ａ ｓｃｈｅｍｅ ｕｓｉｎｇ ｅｍｂｅｄｄｅｄ ｐｒｏｃｅｓｓｏｒ ｏｎ ＦＰＧＡ ｗａｓ ｐｒｏｐｏｓｅｄ ｔｏ ｉｍｐｌｅｍｅｎｔ ｍｅｒｇｉｎｇ ｕｎｉｔ． Ｔｈｅ ＭｉｃｒｏＢｌａｚｅ ｐｒｏｖｉｄｅｄ ｂｙ Ｘｉｌｉｎｘ ｗａｓ ａｄｏｐｔｅｄ ａｓ ｅｍｂｅｄｄｅｄ ｐｒｏｃｅｓｓｏｒ， ａｎｄ ｔｈｅ ｆｕｎｃｔｉｏｎａｌ ｍｏｄｕｌｅｓ ｗｅｒｅ ｉｍｐｌｅｍｅｎｔｅｄ ｕｓｉｎｇ ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ ｃｏｒｅ ｔｏ ｓａｔｉｓｆｙ ｔｈｅ ｆｕｎｃｔｉｏｎｓ ｏｆ ｍｅｒｇｉｎｇ ｕｎｉｔ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ， ｍｕｌｔｉ－ｃｈａｎｎｅｌｓ ａｃｑｕｉｓｉｔｉｏｎ， ａｎｄ Ｅｔｈｅｒｎｅｔ ｃｏｍｍｕｎｉｃａｔｉｏｎ． Ｔｈｉｓ ｍｅｔｈｏｄ ｃａｎ ｆｕｌｆｉｌｌ ｔｈｅ ｒｅｑｕｉｒｅｍｅｎｔｓ ｏｆ ｈｉｇｈ－ｓｐｅｅｄ， ｒｅａｌ－ｔｉｍｅ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ ｆｏｒ ｅｌｅｃｔｒｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ． Ｔｅｓｔ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｔｈｉｓ ｓｃｈｅｍｅ ｂａｓｉｃａｌｌｙ ｓａｔｉｓｆｙ ｔｈｅ ｒｅｑｕｉｒｅｍｅｎｔｓ ｏｆ ＩＥＣ ６００４４ ａｎｄ ＩＥＣ ６１８５０ ｆｏｒ ｍｅｒｇｉｎｇ ｕｎｉｔ． ｋｅｙ ｗｏｒ ｄｓ： ｅｌｅｃｔｒｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ； ｅｍｂｅｄｄｅｄ ｐｒｏｃｅｓｓｏｒ； ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ（ ＩＰ） ； ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ； ｍｅｒｇｉｎｇ ｕｎｉｔ
帧传输到二次设备中去。 ＩＥＣ ６１８５０－ ９－ １ 规定地址域 由全部 “１”组 成 的
以太网广播地址应被用作目标地址的缺省值。然而 作为一个可选性能， 目标地址应当是可配置的， 例如 通过改变多播传送地址可以借助交换机将合并单元 与间隔层设备连接。
基于 ＩＳＯ／ＩＥＣ ８８０２－ ３ ＭＡＣ 子层的以太网类型 将由 ＩＥＥＥ 著作权注册机构进行注册。所注册的以 太网类型值为 ８８－ ＢＡ（ １６ 进制） 。
（ １） 同步功能模块 同 步 功 能 模 块 的 时 钟 输 入 采 用 高 精 度 的 ＧＰＳ 接收机提供的高精度秒脉冲作为输入信号［ ８］ 。但这
还是难以满足合并单元同步采样信号的要求， 所以 需要对其进行分频。
分频的方法主要有两种： 一种是利用软件， 这种 方法对硬件资源的消耗比较少， 在对实时性要求不 高的应用中有较好效果； 另外一种就是利用锁相环 对时钟信号进行分频［９］ ， 这种方法可以得到很小的 误差和较好的占空比效果。所以对于系统实时性要
测量 ＥＣＴａ 的 ＳＣ 测量 ＥＣＴｂ 的 ＳＣ
测量 ＥＣＴｃ 的 ＳＣ 保护 ＥＣＴａ 的 ＳＣ 保护 ＥＣＴｂ 的 ＳＣ 保护 ＥＣＴｃ 的 ＳＣ 中性点 ＥＣＴ 的 ＳＣ
ＥＶＴａ 的 ＳＣ ＥＶＴｂ 的 ＳＣ
ＥＶＴｃ 的 ＳＣ 中性点 ＥＶＴ 的 ＳＣ 母线 ＥＶＴ 的 ＳＣ
合并单元
以太网输出
在该方案中的主要功能模块都要依靠特定的 ＩＰ 核来实现。
２ 接口功能模块组成
在笔者设计的系统中， 按照功能的不同， 将模块 划分为以下几个部分：
（ １） 同步模块 同步功能模块是用来同步与合并单元连接的三 相电流测量通路、三相电流保护通路、中性点电流通 路、三相电压通路、中性点电压通路、母线电压通路， 共 １２ 路一次侧 Ａ／Ｄ 转换电路， 并保证使全站的合 并单元能够同步［ ３］ 。 合并单元采集的数据对精度有很高要求， 所以 需要外部时钟输入信号来同步各合并单元的时钟， 使各个合并单元的采样节拍同步。同步时钟源采用 高精 度 的 时 钟 ， ＩＥＣ ６００４４－ ７／８ 采 用 ＧＰＳ 接 收 机 输 出的秒脉冲信号［ ４］ 。其 要求为： !"时间 触发为上 升 沿触发； #"频率为 １ ｓ 一个脉冲； $"触发水平为最大光 量 的 ５０％； %" 脉 冲 宽 度 大 于 １０ μｓ， 脉 冲 间 隔 大 于 ５００ ｍｓ； ’"采用与数据输出相同的光线连接器。 （ ２） 通道数据排序模块 虽然通过统一的时钟信号对各路数据进行采 集， 但是因为各个通路上的具体情况不同， 各路信息 量到达采集单元的顺序不同， 所以就要设立一个定 序的模块来为采集来的数据进行排序， 即在写入第 ｋ－ １（ ２＜ｋ＜１２） 路 数 据 后 再 写 入 第 ｋ 路 数 据 ， 可 以 利 用 ＦＩＦＯ 来完成此功能［ ５ ］ 。 但是如果由于某一路的故障其数据无法正常到 达合并单元时， 这个机制就会陷于瘫痪。因此可以设 置一个等待的最大时间 ｔ， 如果等待此路数据的时 间超过这个最大时间 ｔ， 那么就为该路数据输入 ０ 值并接收下一路数据［ ６］ 。 （ ３） 以太网通讯模块 根 据 ＩＥＣ ６１８５０－ ９－ １ 中 的 规 定 在 合 并 单 元 将 各路信号接收完毕后， 将各路信息封装成为以太网
求较高的情况， 选择利用 ＦＰＧＡ 中提供的锁相环资 源（ ＤＬＬ） 进行分频来产生同步信号。
该 方 案 中 将 从 ＧＰＳ 接 收 机 中 接 收 到 的 信 号 从 ＦＰＧＡ 的 全 局 时 钟 管 脚 输 入 ， 经 过 输 入 全 局 缓 冲 （ ＩＢＵＦＧ） 、数字时钟管理单元 （ ＤＣＭ） 和全局缓冲 （ ＢＵＦＧ） ， 最终成为驱动各路通道采样的信号。具体 示意图见图 ３。
采用 ＥＤＫ７．１ 开发套件。这套开发平台拥有诸 多有利于嵌入式开发的优良特性， 而选择这套开发 平台最主要的原因是该平台包括了一个软处理核心 ＭｉｃｒｏＢｌａｚｅ。这个集成在开发系统中的处理器核心会 完成主要的嵌入式处理任务， 由它控制并管理其他 外部设备的动作及行为。 ３．３ 以 ＭｉｃｒｏＢｌａｚｅ 为处理核心的系统构建
（ ２） 硬 ＩＰ 是基于 ＩＰ 模块物理结构的描述， 它提 供给用户电路物理结构掩模板图和全套工艺技术， 是 一个完整的设计， 但其缺点是其移植性不如软 ＩＰ 好。
（ ３） 固 ＩＰ 主要是基于 ＩＰ 模块结构的描述， 可以 理解为介于硬 ＩＰ 核和软 ＩＰ 核之间的 ＩＰ 核。一般以 门电路级网表和对应的具体工艺网表的混合形式提 交给用户使用。
ＺＨＥＮＧ Ｌｅ１， ＬＩ Ｄｏｎｇ－ｊｉａｎｇ１， ＣＨＥＮ Ｓｈｅｎｇ２
（ １． Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｃｏｍｐｕｔｅｒ， Ｎｏｒｔｈ Ｃｈｉｎａ Ｅｌｅｃｔｒｉｃ Ｐｏｗｅｒ Ｕｎｉｖｅｒｓｉｔｙ， Ｂｅｉｊｉｎｇ １０２２０６， Ｃｈｉｎａ； ２． Ｊｉａｎｇｓｕ Ｎａｎｔｏｎｇ Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｃｏｍｐａｎｙ， Ｎａｎｔｏｎｇ ２２６００６， Ｃｈｉｎａ）