CMOS模拟集成电路分析与设计

MOS管可分为增强型与耗尽型两类：
增强型是指栅源电压VGS为0时没有导电沟道， 必须依靠栅源电压的作用，才能形成感生沟道。
耗尽型是指即使在栅源电压VGS为0时也存在导 电沟道。
这两类MOS管的基本工作原理一致，都是利用 栅源电压的大小来改变半导体表面感生电荷的 多少，从而控制漏极电流的大小 。
引言
模拟电路与模拟集成电路 CMOS工艺？ 先进工艺下模拟集成电路的挑战？ 课程主题与学习目标
模拟电路与模拟集成电路
分立元件音频放大电路
晶体管数 匹配性 电阻值 电容值 寄生效应影响
模拟电路 追求最少 一般不要求 任意值 可以很大 较小
集成音频放大电路
模拟集成电路 “不限” 需很好匹配 10Ω-100KΩ 较小〈50pf 较大
课程主题
MOS器件物理 单级放大器 电流镜 差分对 放大器的频率特性 运算放大器与跨导放大器 反馈、稳定性及补偿 电子噪声等
学习目标
较深入理解与模拟设计相关的MOS器件特性 建立模拟电路设计中限制与折中的概念 学会构架一座复杂器件模型/行为与基本的手算
之间的桥梁 掌握一种系统的而不是盲目（spice-monkey)
的设计方式 通过一系列手算设计工程巩固以上知识：
许多工业电路/应用的一个高性能反馈放大器的设计与优化
第一讲 基本MOS器件物理
本章主要内容
本章是CMOS模拟集成电路设计的基础， 主要内容为：
有源器件 无源器件 等比例缩小理论 短沟道效应及狭沟道效应 MOS器件模型
当VDS增大到一定数值（VGD=Vth），靠近漏端被夹断。 VDS继续增加，将形成一夹断区，且夹断点向源极靠近，沟道被夹断后，VDS上升
时，其增加的电压基本上加在沟道厚度为零的耗尽区上，而沟道两端的电压保持不 变，所以ID趋于饱和。 当VGS增加时，由于沟道电阻的减小，饱和漏极电流会相应增大。 在模拟电路集成电路中饱和区是MOS管的主要工作区
D
p+
n+
n+
p型衬底
耗尽层
1.1 MOS管几何结构与工作原理(6)
线性区：VGS ≥ Vth且VDS <VGS-Vth
形成反型层(或称为感生沟道) 感生沟道形成后，在正的漏极电压作用下产生漏极电流ID 一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth 外加较小的VDS，ID将随VDS上升迅速增大，此时为线性区，但由于沟
n阱
栅氧化层 p＋ p+扩散区 n＋ n+扩散区
1.1 MOS管几何结构与工作原理(2)
MOS管是一个四端口器件
栅极(G)：栅氧下的衬底区域为有效工作区（即MOS管的沟道）。 源极(S)与漏极(D)：在制作时是几何对称的。
一般根据电荷的输入与输出来定义源区与漏区：
源端被定义为输出电荷（若为NMOS器件则为电子）的端口； 漏端则为收集电荷的端口。
由于在制造漏/源结时会发生边缘扩散，所以源漏之间的实
际距离（称之为有效长度L’）略小于长度L，则有L’＝ L－
2d，其中L是漏源之间的总长度，d是边缘扩散的长度。
沟道宽度W：垂直于沟道长度方向的栅的尺寸。
栅氧厚度tox：则为栅极与衬底之间的二氧化硅
的厚度。
1.1 MOS管几何结构与工作原理(4)
1.1 MOS管几何结构与工作原理(5)
以增强型NMOS管为例：
截止区：VGS=0 源区、衬底和漏区形成两个背靠背的PN结，不管VDS的极性 如何，其中总有一个PN结是反偏的，此时漏源之间的电阻
很大。
没有形成导电沟道，漏电流ID为0。 亚阈值区：Vth＞ VGS＞0
B
S VGS G
半导体材料(衬底)有源器件特性
III IV V BCN Al Si P Ga Ge As In Sn Sb Tl Pb Bi
现代主要集成电路工艺
性能 器件速度
噪声 跨导 本征增益
CMOS 高 差 小 小
Si BJT 高 好 大
较大
SiGe BJT 高 好 大 大
采用CMOS工艺的原因： •低功耗，高容量的数字集成电路驱动 •易于与高密度的数字集成电路集成（BiCMOS太贵）
CMOS模拟集成电路分析与设计
教材及参考书
教材：
吴建辉编著：“CMOS模拟集成电路分析与设 计”(第二版)，电子工业出版社。
参考书：
Razavi B: Design of analog CMOS integrated circuits Allen P E: CMOS Analog Circuit Design R.Jacob Baker: CMOS Mixed-Signal Circuit Design
1、有源器件
主要内容：
1.1 几何结构与工作原理 1.2 极间电容 1.3 电学特性与主要的二次效应 1.4 低频及高频小信号等效模型 1.5 有源电阻
1.1 MOS管几何结构与工作原理(1)
B p+
G
tox
S
D
G D
n+
n+
p+
n阱 p型衬底
(a)
S
ห้องสมุดไป่ตู้
B
p+
n+
W
多晶
d
Ld
(b)
p+接触孔
n+接触孔
先进工艺下模拟集成电路的挑战
CMOS工艺的发展以特征尺寸的缩小为显著特 征。
低功耗高性能的数字电路需求是促进CMOS工 艺发展的主要动力
先进工艺对模拟电路存在着明显的优势与劣势：
主要优势：低功耗、高频率 主要劣势：低摆幅、低本征增益、工艺偏差对电路的
显著影响、相互干扰等
对策：数字辅助等
道存在电位梯度，因此沟道厚度是不均匀的
注意：与双极型晶体管相比，一个MOS器件即使在无电流流过时也可 能是开通的。
B
S VGS G
D
B
S VGS G
D VDS
p+
n+
n+
p+
n+
n+
p型衬底
p型衬底
1.1 MOS管几何结构与工作原理(7)
饱和区：VGS ≥ Vth且VDS ≥ VGS-Vth
当该器件三端的电压发生改变时，源区与漏区就可能改变作用 而相互交换定义。
衬底(B)：在模拟IC中还要考虑衬底（B）的影响，衬底电位一般 是通过一欧姆p＋区（NMOS的衬底）以及n＋区(PMOS衬底)实 现连接的。
1.1 MOS管几何结构与工作原理(3)
MOS管的主要几何尺寸
沟道长度L：
CMOS工艺的自对准特点，其沟道长度定义为漏源之间栅 的尺寸，一般其最小尺寸即为制造工艺中所给的特征尺寸；