9-第四章 微指令集
第四章 Thumb 指令集
数据处理指令
ARM指令与Thumb指令低寄存器比较:
MOVS MVNS CMP CMP CMN TST ADDS ADDS ADDS ADCS SUBS SUBS SUBS SBCS RSBS MOVS MOVS MOVS MOVS MOVS MOVS MOVS ANDS EORS ORRS BICS MULS Rd, Rd, RN, Rn, Rn, Rn, Rd, Rd, Rd, Rd Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, ARM指令 #<#imm8> Rm #<#imm8> Rm Rm Rm Rn, Rn, Rn, Rn Rn, Rn, Rn, Rn, Rn, Rn, Rm, Rd, Rm, Rd, Rm, Rd, Rd, Rd, Rd, Rd, Rd, Rm, MOV MVN CMP CMP CMN TST ADD ADD ADD ADC SUB SUB SUB SBC NEG LSL LSL LSR LSR ASR ASR ROR AND EOR ORR BIC MUL Rd, Rd, Rn, Rn, Rn, Rn, Rd, Rd, Rd, Rd Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Rd, Thumb指令 #<#imm8> Rm #<#imm8> Rm Rm Rm Rn, #<#imm8> Rn, Rn Rm Rn, #<#imm8> Rn, Rm Rn Rm, Rs Rm, Rs Rm, Rs Rs Rm Rm Rm Rm Rm
计算机组成原理-第4章_指令系统
7. 段寻址方式(Segment Addressing)
方法：E由段寄存器的内容加上段内偏移地址而形成。
应用：微型机采用段寻址方式，20位物理地址为16位 段地址左移四位加上16位偏移量。
分类：① 段内直接寻址； ② 段内间接寻址； ③ 段间直接寻址； ④ 段间间接寻址；
9 堆栈寻址方式
堆栈：是一组能存入和取出数据的暂时存储单元。
*** 指令字长度
概念 指令字长度（一个指令字包含二进制代码的位数） 机器字长：计算机能直接处理的二进制数据的位数。 单字长指令 半字长指令 双字长指令
多字长指令的优缺点
优点提供足够的地址位来解决访问内存任何单元的寻址问题 ； 缺点必须两次或多次访问内存以取出一整条指令，降低了CPU的运 算速度，又占用了更多的存储空间。
*** 指令系统的发展与性能要求
*** 指令系统的发展
指令：即机器指令，要计算机执行某种操作的命令。
指令划分：微指令、机器指令和宏指令。
简单
复杂
指令系统：一台计算机中所有指令的集合；是表征
计算机性能的重要因素。
系列计算机：基本指令系统相同、基本体系结构相同 的一系列计算机。
*** 对指令系统性能的要求
（2）立即数只能作为源操作数，立即寻址主要用来给寄存 器或存储器赋初值。以A～F开头的数字出现在指令中时，前 面要加0。
（3）速度快（操作数直接在指令中，不需要运行总线周期）
（4）立即数作为指令操作码的一部分与操作码一起放在代 码段区域中。
（5）指令的长度（翻译成机器语言后）较长，灵活性较差。
【例】MOV AX， 10H 执行后（AX）=？ 其中：这是一条字操作指令，源操作数为立即寻址 方式，立即数为0010H，存放在指令的下两个单元。
计算机组成原理 第四章 微体系结构
一个短序列的微指令（对应一条机器指令）可 能位于CM的任何位置，而且不一定连续，但通过 NEXT-ADDRESS可以连续执行。 3.主循环微程序 主循环的起点是标号为Main1的行，一条微指令， 完成功能： PC+1，指向操作码之后的第一个字节（下一条 指令OP或本条指令的第二个字节） Fetch，取下一条指令OP或本条指令的第二个字节 Goto(MBR)，Main1开始处的MBR指向的地址，因
MDR=SP+MDR H=H-MDR SP=MDR=SP+1 MAR=SP;rd MDR=H goto label (goto Main1) TOS=TOS Z=TOS if(Z) goto L1;else goto L2 Z=TOS;if(Z) goto L1;else goto L2 goto (MBR OR value) goto(MBR)
2）微指令格式 主要包括两部分 微操作码字段，又称为操作控制（控制命令） 字段，提供机器指令的一个执行步骤所需的微命令， 以控制各部件执行该步骤的操作。 微地址码字段，又称为顺序控制（下地址）字 段，用于指定后继微指令地址的形成方式，控制微 程序的自动连续执行（微程序设计的难点）
操作控制字段 顺序控制字段
4.1.2 微指令
Addr—下一条可能执行的微指令地址。 JAM—决定如何选择下一条微指令。 ALU—ALU和移位器的操作。 C—选择C总线的数据将要写入的寄存器。 Mem—内存操作。 B—选择B总线的数据来源，采用图示的编 码方式。
4.1.3微指令控制:Mic_1
JAM JAM JAM
000
过程（方法） 局部变量
4.2.2 IJVM 内存模型
4.2.3 IJVM 指令集
Hale Waihona Puke *※ ※∆ ∆ ∆ *
自考《计算机系统结构》第4章精讲
第四章 指令系统的设计原理和风格 本章属重点章。
指令系统是计算机外特性的重要内容，本章主要介绍了两种不同风格的指令系统：RISC和CISC.在学习这两种指令系统之前，我们先了解⼀下什么是指令系统。
⼀、指令系统的设计（领会） 指令系统是指机器所具有的全部指令的集合。
它反映了计算机所拥有的基本功能。
它是机器语⾔程序员所看到的机器的主要属性之⼀。
通常我们说的加法指令、传输数据指令等等就是计算机的指令，这些指令就是告诉计算机从事某⼀特殊运算的代码，⼀种计算机系统确定的这些指令的集合我们就说它是这种机器的指令系统。
那么指令系统的设计要做什么？就是要确定它的指令格式（就是指令有多少位长，哪⼏位表⽰地址，哪⼏位表⽰操作等）、类型（如堆栈型、寄存器型等分类）、操作（⽐如运算、数据传送啊什么的都是指令中要确定的操作）以及操作数的访问⽅式（⼀个指令要访问数据，是按其地址访问还是按内容访问等也要由指令设计来解决）。
我们知道，由多条指令构成的程序是要以⼆进制的形式放到存储器中的，早期的存储器很昂贵，因此导致指令设计者尽量增强⼀条指令的复杂性以减少程序的长度。
还⽤微程序（就是保存在专⽤的存储器中的⼀⼩段程序，运⾏时只要⽤⼀条指令来启动它就可⽤来代替好多条指令）来改进代码密度。
这样的设计倾向形成了⼀种传统的指令设计风格，即认为计算机系统性能的提⾼主要依靠增加指令复杂性及其功能来获取。
这就是称为复杂指令系统（CISC）的设计风格。
我们现在⽤的PC机多是⽤这种设计风格的指令系统，⽐如MMX多媒体扩展指令等，都是增加进去的指令，是复杂指令。
后来，通过测试，这种不断增加指令复杂度的办法并不能使系统性能得到很⼤提⾼，反倒使指令系统实现更困难和费时。
所以在70年代中期⼜出现了另⼀种称为"简化指令系统（RISC）"的设计风格。
它的基本思想是，简单的指令能执⾏得更快以及指令系统只需由使且频率⾼的指令组成。
（插话） 指令系统在设计时，应特别注意的是如何能使编译系统⾼效、简易地将源程序翻译成⽬标代码。
ARM嵌入式系统开发与应用课后题答案与习题
课后题答案:第一章1.写出下列英文缩写的英文原文及中文含义。
RAM随机存储器 DRAM动态随机存储器 ROM只读存储器PROM可编程只读存储器 EPROM可插除可编程只读存储器 CANCAN总线RTOS实时操作系统 SOPC片上可编程系统 ICE硬件调试器 FI快速终端请求EEPROM电可插除可编程只读存储器 API应用程序接 DMA直接内存存取RISC精简指令集计算机 SPI串行万维指令 MMU存储管理单元UART异步接受发送装置 ARM先进RISC存储器 SWI软件终端指令2、什么是嵌入式系统？ P3嵌入式系统是用于检测、控制、辅助、操作机械设备的装置。
以应用为中心，一计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积和功耗等严格要求的专用计算机系统。
3、是比较嵌入式系统与通用PC的区别。
P3（1）嵌入式系统是专用的计算机系统，而PC是通用的计算机系统。
（2）技术要求不同，通用PC追求高速、海量的数据运算；嵌入式要求对象体系的智能化控制。
（3）发展方向不同，PC追求总线速度的不断提升，存储容量不断扩大；嵌入式追求特定对象系统的智能性，嵌入式，专用性。
4、嵌入式体统有哪些部分组成？简单说明各部分的功能与作用（1）硬件层是整个核心控制模块（由嵌入式微处理器、存储系统、通信模块、人机接口、其他I/O 接口以及电源组成），嵌入式系统的硬件层以嵌入式微处理器为核心，在嵌入式微处理器基础上增加电源电路、时钟电路、和存储器电路（RAM和ROM等），这就构成了一个嵌入式核心控制模块，操作系统和应用程序都可以固化在ROM中。
（2）中间层把系统软件与底层硬件部分隔离，使得系统的底层设备驱动程序与硬件无关。
一般包括硬件抽象层（Hardware Abstract Layer，HAL）和板级支持包（Board Support Package，BSP）。
（3）软件层由实时操作系统（Real Time Operating System，RTOS）、文件系统、图形用户接口（Graphical User Interfaces，GUI）、网络组件组成。
计算机组成原理 指令系统
IBM 370机的指令格式
8
4 4
4 4 4 12
RR型 RX型 RS型 SI型 SS型
OP
8
R1 R2 R1 X2
4 4
OP
8
B2
4
D2
12
OP
8
R1 R2
8
B2
4 B1 4
D2
12
OP
8
I2
8
D1
12 4 12
OP
L1
B1
D1
B2
D2
图4-1 IBM 370机的指令格式
2.非规整型
操作码字段的位数丌固定，丏分散地放 在指令字的丌同位置上。 PDP-11机（字长16位）的指令分为单 字长、两字长、三字长三种，操作码字段占4 ～16位丌等，可遍及整个指令长度。 显然，操作码字段的位数和位置丌固定 将增加指令译码和分析的难度，使控制器的设 计复杂化。
入 端口地址 如 出 如 AX, n IN AL, n CPU 的寄存器 OUT n, AL AX CPU 的寄存器 IN AL, DX AX, DX 端口地址 OUT DX, AL AX
4.2 寻址技术
所谓寻址，指的是寻找操作数的地址或下一 条将要执行的指令地址。寻址技术包括编址方 式和寻址方式。
AAA AAS AAM AAD AND OR NOT XOR TEST
3. 移位操作 算术移位
逻辑移位
循环移位（带迚位和丌带迚位）
4. 转移 (1) 无条件转移 JMP
(2) 条件转移 结果为零转 （Z = 1） JZ
如
结果溢出转
（O = 1）JO
300 …
完成触収器
结果有迚位转（C = 1）JC 跳过一条指令 SKP
第四章 AT89s52指令系统
第四章 AT89S52指令系统
1
寄存器间接寻址
• 例4-11 • MOV R0，#06H ；06H→ (R0) • MOVX A，@R0 ；（（R0））→ (A) • 例4-12 MOV DPTR,#0EFFFH；0EFFFH→ （DPTR0） MOVX A， @DPTR；（(DPTR0)）→ (A)
• (1002H)=19H
(1006H)=2DH
• (1003H)=4DH
(1007H)=35H
第四章 AT89S52指令(系1统008H)=31H
1
4．DW(Define Word)定义双 字节数据伪指令
• 格式： Yn
[标号：] DW Y1，Y2，Y3，……，
• 该伪指令与DB伪指令的不同之处是，DW定义
第四章 AT89S52指令系统
1
变址间接寻址
• 变址间接寻址指令由基址寄存器和变址寄存器组成， 16位寄存器DPTR(数据指针)或PC(程序计数器)作为 基址寄存器，8位累加器A作为变址寄存器。
• 基址寄存器内容和变址寄存器内容相加形成新的16 位地址，该地址即为操作数的存储地址。这是一种 独特的寻址方式，A中的内容可以随程序的运行动 态变化，所以可以实现动态寻址。
• 也可写成
•
MOV A， 90H ；(90H)→ (A)
第四章 AT89S52指令系统
1
直接寻址
• MOV 0A0H , #20H ； #20H→(P2)
• MOV A, 0A0H；直接寻址，(P2) → (A)
• MOV R0, #0A0H
• MOV @R0, #40H ；#40H→(0A0)
计算机组成原理_指令系统
4.1 指令系统的发展与性能要求 4.2 指令格式与 4.3 操作数类型 4.4 指令和数据的寻址方式 4.5 典型指令
返回
1
4.1 指令系统的发展与性能要求
1、指令在计算机系统中的地位 （1）是软件和硬件分界面的一个主要标志
– 硬件设计人员采用各种手段实现它；
– 软件设计人员则利Βιβλιοθήκη 它编制各种各样的系统软 件和应用软件
– 指令系统是表征一台计算机性能的重要因素，它的格式 与功能不仅直接影响到机器的硬件结构，而且也直接影
3
4.1 指令系统的发展与性能要求
3、发展情况 – 复杂指令系统计算机，简称CISC。但是如 此庞大的指令系统不但使计算机的研制 周期变长，难以保证正确性，不易调试 维护，而且由于采用了大量使用频率很 低的复杂指令而造成硬件资源浪费。 – 精简指令系统计算机：简称RISC，人们又 提出了便于VLSI技术实现的精简指令系统 计算机。
• Pentium数据类型(见P111表4.4)
– 常规数据类型 – 整数数据类型 – ……..
23
4.4 指令和数据的寻址方式
• 研究问题
– 确定本条指令中各操作数的地址 – 下一条指令的地址
• 寻址方式是指CPU根据指令中给出的地址码 字段寻找相应的操作数的方式，它与计算 机硬件结构紧密相关，而且对指令的格式 和功能有很大的影响。
30
2、立即寻址
• 特点：在取指令时，操作码和操作数被同时取出， 不必再次访问存储器，从而提高了指令的执行速 度。 • 但是，因为操作数是指令的一部分，不能被修改； • 而且对于定 长指令格式，操作数的大小将受到指 令长度的限制，所以这种寻址方式灵活性最差 • 通常用于给某一寄存器或主存单元赋初值，或者 用于提供一个常数。
计组第4章
CISC：
•复杂指令系统计算机。 •指令系统中指令数量多达几百条。
RISC：
•精简指令系统计算机。 •选取使用频率最高的简单指令，指令 条数少。
4.1.2 对指令系统性能的要求
一个完善的指令系统应满足如下 四方面的要求：
完备性 规整性
有效性
兼容性
完备性 是指用汇编语言编写各
种程序时，指令系统直接提 供的指令足够使用，而不必 用软件来实现。完备性要求 指令系统丰富、功能齐全、 使用方便。
《计算机组成原理》
第四章 指令系统
介绍几个基本概念
指令是指挥机器完成某种操作的命令。
指令系统是某台计算机能直接识别并正
确执行的所有指令的集合。
指令系统是表征一台计算机性能的重要
因素，是计算机软件与硬件的交界面。
主要内容
1. 2. 3. 4. 5. 指令系统的发展 指令的格式 寻址方式 指令的分类和功能 典型指令系统的模型
操作操作数指令操作码寄存器指令操作数寄存器直接寻址操作码存储器指令操作数直接寻址操作码操作数存储器寄存器指令存储器指令操作码操作数寄存器间接寻址存储器间接寻址操作码操作数pc指令存储器存储器寄存器指令操作码操作数变址寻址pc存储器寄存器指令操作码操作数存储器寄存器指令操作码操作数变址相对寻址间接变址寻址16位偏移量dop其中i为间接寻址标志位x为寻址模式字段d位偏移量字段
有效性是指利用该指令系统所编
写的程序能够高效率地运行。 高效率主要表现：
•
•
空间：在程序占据存储空间小；
时间：执行速度快。
规整性包括指令系统的对称性、匀齐性、
指令格式和数据格式的一致性。
• 对称性：指在指令系统中所有的寄存器 和存储器单元都可同等对待，所有的指 令都可使用各种寻址方式； • 匀齐性：指一种操作性质的指令可以支 持各种数据类型； • 指令格式和数据格式的一致性：指指令 长度和数据长度有一定的关系，以方便 处理和存取。通常都是字节的整数倍。
计算机组成原理第四章指令系统[一]
![计算机组成原理第四章指令系统[一]](https://img.taocdn.com/s3/m/49545defc850ad02df80419f.png)
例如：Intel8086 中的立即寻址指令.
MOV Ax,2000H; 将立即数2000H存入累加器AX中
2.存储器直接寻址(Memory direct addressing):指令的地
4.1 指令格式
1.指令格式
操作码 地址码
• 操作码(Operation code):指明该指令执行 什么性质的操作,不同的指令有不同的操作 码.其位数反映了机器操作种类,即机器允许 的指令条数.
• 地址码:指明操作数所在的地址(Source operand reference),结果存放的地址(Result operand reference)以及下一条指令的地址 (Next instruction reference).
• 变长指令字结构：一个指令系统中,各种指令字 长度随功能而异.CISC采用变长指令字结构. 优点:使用灵活,充分利用指令的每一位,指令平均 长度短,码点冗余少,易于扩展; 缺点:指令格式不规整,取指令时需要多次访存,从 而导致不同指令的执行时间不同,硬件控制系统 复杂.
2.地址码结构
设计指令的地址码格式时需解决：
XXXX XXXX 0000 1 1 01 1110 1110 1110 1111 1111 1111 1111
YYYY YYYY YYYY YYYY 0000 0001 1111 0000 1110 1111 1111
ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ
ZZZZ 0000 1111
指令格式为:
设Data为操作数
计算机组成原理指令
4.2.2 地址码
指令系统
根据一条指令中有几个操作数地址，可将该指令 单地址指令又称为单操作数指令。通常这种指令通常 三地址指令字中有三个操作数地址。 以运算器中累加寄存器 中的数据为被操作数，指令字的 (A1) AC OP (A2) → A3 称为几操作数指令或几地址指令。 地址码字段所指明的数为操作数，操作结果又放回累加寄 A1为被操作数地址，也称源操作数地址； A2为操作数 二地址指令常称为双操作数指令，它的两个地址码 存器 AC中。 地址，也称终点（目的）操作数地址； A3为存放结果的地址。 一般的操作数有被操作数、操作数及操作结果这 字段分别指明参与操作的两个数在内存中或运算 (AC) OP (A) → AC 同样， A1,A2,A3 既可以是内存中的单元地址，也可以是运算 三种数，因而就形成了三地址指令格式。在此基 器中通用寄存器的地址， A1又作存放操作结果的地址。 OP表示操作性质；（ AC ）表示累加寄存器 AC中的数； 器中通用寄存器的地址。 → 表示把操作（运算）结果传送到 (A1) OP (A2) → A1 （ A ）表示内存中地址为 A 的存储单元中的数或运算器中地 指定的地方。 础上，后来又发展成二地址格式、一地址格式和零地 址为A的通用寄存器中的数；
下表列出了高级语言与低级语言的性能比较。 编译过程中对计算机资源 多 的要求
指令系统
计算机能够直接识别和执行的唯一语言是二进制语言，但 人们采用符号语言或高级语言编写程序。为此，必须借助汇编 程序或编译程序，把符号语言或高级语言翻译成二进制码组成 的机器语言。 汇编语言依赖于计算机的硬件结构和指令系统。不同的机 器有不同的指令，所以用汇编语言编写的程序不能在其他类型 的机器上运行。
数据长度有一定的关系，以方便处理和存取。
王道计算机组成原理第四章指令系统思维导图脑图
根据操作码的长度不同分类
定长操作码：指令系统中所有指令的操作码长度都相同 可变长操作码：指令系统中各指令的操作码长度可变
n位→2n 条指令 控制器的译码电路设计简单，但灵活性较低 控制器的译码电路设计复杂，但灵活性较高
LOAD 作用：把存储器中的数据放到寄存器中
1. 数据传送
STORE 作用：把寄存器中的数据放到存储器中
x86处理器中程序计数器PC通常被称为IP
选择语句的机器级表示
设计思路：一条指令完成一个复杂的基本功能。
代表：x86架构，主要用于笔记本、台式机等
设计思路：一条指令完成一个基本“动作”；多条指令组合完成一个复杂的基 本功能
代表：ARM架构，主要用于手机、平板等
CISC： Complex Instruction Set Computer RISC： Reduced Instruction Set Computer
概念
存储字长：一个存储单元中的二进制代码位数（通常和MDR位数相同）
半字长指令、单字长指令、双字长指令 ——指令长度是机器字长的多少倍
根据指令长度分类
指令字长会影响取指令所需时间。如：机器字长=存储字长=16bit，则取一条双 字长指令需要两次访存
定长指令字结构：指令系统中所有指令的长度都相等
变长指令字结构：指令系统中各种指令的长度不等
隐含寻址
优点：有利于缩短指令字长 缺点：需增加存储操作数或隐含地址的硬件 形式地址A就是操作数本身，又称为立即数，一般采用补码形式
#表示立即寻址特征
一条指令的执行：取指令，访存1次；执行指令，访存0次；
暂不考虑存结果，共访存1次
优点：指令执行阶段不访问主存，指令执行时间最短
缺点：A的位数限制了立即数的范围，如A的位数为n，且立即数采用补码时，可 表示的数据范围为-2n−1 ~2n−1 -1
4 微机原理第四章 16位微处理器
20 位
AX BX CX DX
16 位 段 寄 存 器
指令指针
SP
BP DI SI
CS DS SS ES IP 内部暂存器 外部总线
EU
16 位
数据总线
运 算 寄 存器
总线
BIU
执行 控制 电路
控制 逻辑
8088 8位 8086 16位
A L U
指令对列
1 2 3 4
标志寄存器
8086为 6 字节
（（ 5 ）在执行转移指令时，指令队列中的原有内容被自动清 (3) 4 在执行指令的时，需要访问 EU又没有总线访问时， M或I/O设备，8088 EU会请求 BIU 1）当指令列已满，而且 ）每当 8086 的指令队列中有两个空字节（ 有一 2 EU 准备执行一条指令时，它会从指令队列取指 除， BIU 会接着往指令队列中装入另一个程序段中的指令。 便进入空闲状态。 BIU ，完成访问内存或 I/O端口的操作。 个空字节）时， BIU就会自动把指令取到指令队列中。 令，然后用几个时钟周期去执行指令。
16 位
总线接 口单元 （BIU）
总线 控制 逻辑 外部总线
8088 8位 8086 16位
运 算 寄 存器
指令对列
A L U
执行 控制 电路
8086为 6 字节
1
2
3
4
标志寄存器
执行单元 （EU）
4.1 8086的结构 从功能上分为两部分：BIU和EU, 内部结构如图所示。
4.2.1 执行单元EU
片内总线等
1. 第一代——4位或低档8位微处理器 第一代微处理器的典型产品是Intel公司
1971年研制成功的4004（4位CPU）及1972年 推出的低档8位CPU 8008。
单片机原理及应用-第四章80C51单片机的功能
对两个操作数执行逻辑异或操作， 并将结果存放在目标地址中。
03
02
OR
对两个操作数执行逻辑或操作，并 将结果存放在目标地址中。
NOT
对操作数执行逻辑非操作，并将结 果存放在目标地址中。
04
控制转移指令
JMP
无条件跳转到指定地址。
JC/JNC
当进位标志位为1或0时，跳转 到指定地址。
JZ/JE
06
80C51单片机的串行通信 接口
串行通信的基本概念
串行通信
通过一条数据线，按照位顺序传输数据，实现数 据的发送和接收。
异步通信
数据传输速率不固定，发送器和接收器使用各自 的时钟。
同步通信
数据传输速率固定，发送器和接收器使用同一时 钟源。
80C51单片机的串行口结构及控制寄存器
要点一
串行口结构
算术运算指令
ADD
将两个操作数相加，并将结果存放在 目标地址中。
SUB
从源地址中减去目标地址中的值，并 将结果存放在源地址中。
MUL
将两个操作数相乘，并将结果存放在 目标地址中。
DIV
将源地址中的值除以目标地址中的值， 并将商存放在源地址中，余数存放在 累加器中。
逻辑运算指令
01
AND
对两个操作数执行逻辑与操作，并 将结果存放在目标地址中。
80C51单片机的应用领域
工业控制
80C51单片机在工业控制领域应用广泛， 如电机控制、自动化生产线控制等。
通信设备
80C51单片机在通信设备领域应用广 泛，如调制解调器、路由器、交换机
等。
智能仪表
80C51单片机可以用于各种智能仪表 的控制系统，如温度、压力、流量等 传感器采集和处理。
PIC第四章
19
助记符 CLRF CLRW CLRWDT BCF BSF RLF RRF ANDWF IORWF XORWF ANDLW IORLW XORLW COMF f f,b f,b f,d f,d f,d f,d f,d K K K f,d
操作说明 f 清零 W 清零 WDT 清零 f 的 b 位清零 f 的 b 位置 1 f 带 C 左循环 f 带 C 右循环 W与f至d W或f至d W 异或 f 至 d K与W至W K或W至W K 异或 W 至 W F 取反至 d
424212助记符功能说明助记符功能说明add相加mov传送sub相减rl左移相与rr右移iorclr清零xor相异或com取反incret返回decbtf测试13字符功能说明fsz寄存器f为0间跳fsc寄存器f的b位为0间跳fss寄存器f的b位为1间跳表示运算结果送入目标寄存器14数据传送类指令共有4条指令主要功能是将数据从源地址或立即数传送至目标地址中
17
例题4 请将通用寄存器20 20H 30H 构成的16 16位 【 例题 4 - 3 】 请将通用寄存器 20 H、30H 构成的 16 位 数据与通用寄存器40 40H 50H构成的16 16位数据相加后 数据与通用寄存器 40 H、50H 构成的 16 位数据相加后 放入40 40H 50H 已知其和不会超出65535 65535。 放入40H、50H 中，已知其和不会超出65535。 20H, H,0 20H的内容送至W MOVF 20H,0 ；将20H的内容送至W 40H, H,1 中的数加上40 中的数， 40H 40H ADDWF 40H,1 ;将W中的数加上40H中的数，送40H 30H, H,0 30H中的数送W MOVF 30H,0 将30H中的数送W 50H, H,1 中的数和50 50H ADDWF 50H,1 W中的数和50H中的数相加 BTFSS STATUS,C 判断有无进位 GOTO LOOP 无进位 40H, H,1 有进位， INCF 40H,1 有进位， LOOP NOP 空操作
RISC-V指令集手册说明书
翻译团队 ................................................................................................................................................ 12
3.5 静态链接和动态链接 ................................................................................................................. 49
3.6 加载器 ............................................................................................................................................. 49
3.2 函数调用规范（Calling convention） ................................................................................. 41
3.3 汇编器 ............................................................................................................................................. 43
汇编语言指令
29.06.2021
精选版课件ppt
16
第四章 DSP汇编语言基础
DRSUB Lmem,src ; if C16=0, src=Lmem-src ;if C16=1, ; src(39-16)=Lmem(31-16)-src(31-16) ; src(15-0)= Lmem(15-0)-src(15-0)
ADD Smem[,SHIFT],src[,dst];dst=src+Smem<<SHIFT
ADD Xmem,SHFT,src; src=src+Xmem<<SHFT
ADD Xmem,Ymem,dst; dst=Xmem<<16+Ymem<<16
ADD #lk[,SHFT],src[,dst];dst=src+#lk<<SHFT
ST0中累加器A的溢出标志； ST0中累加器B的溢出标志； 目的累加器 (A or B)的溢出标志； 对应目的累加器 (A or B)的溢出标志； 源累加器 (A or B)的溢出标志； ST1中的溢出模式位； 16位端口立即数地址 (0 PA 65 535)； 程序地址寄存器； 程序计数器； 16位立即数程序存储器地址 (0 pmad 65 535)； 程序存储器操作数； 处理器模式状态寄存器；
EAB E可执行 地址总线；
EAR EAB 地址寄存器；
extpmad 23位立即数程序存储器地址；
FRCT ST1中的小数模式位；
hi(A) 累加器A的高位 (31–16)
HM ST1中的保持模式；
IFR 中断屏蔽寄存器；
29.06.2021
精选版课件ppt
4
第四章 DSP汇编语言基础
大学计算机基础第四章习题与解析
大学计算机基础第四章习题与解析大学计算机基础第四章习题与解析第4章冯.诺依曼计算机：机器级程序及其执行1、关于“图灵机”，下列说法不正确的是_____。
(A)图灵机给出的是计算机的理论模型；(B)图灵机的状态转移函数q, X, Y, R(或L或N), p，其实就是一条指令，即在q状态下，当输入为X时，输出为Y，读写头向右(R)、向左(L)移动一格或不动(N)，状态变为p；(C)图灵机是一种离散的、有穷的、构造性的问题求解思路；(D)凡是能用算法方法解决的问题也一定能用图灵机解决；凡是图灵机解决不了的问题人和算法也解决不了；(E)上述有不正确的。
答案：E解释：本题考核基本的图灵机模型。
20世纪30年代，图灵提出了图灵机模型，建立了指令、程序及通用机器执行程序的理论模型，奠定了计算理论的基础，因此(A)正确；选项(B)是图灵机的五元组形式的指令集，是一个行动集合，又称状态转移函数，因此正确；图灵机是一种离散的、有穷的、构造性的问题求解思路，一个问题的求解可以通过构造其图灵机（即算法和程序）来解决，因此(C)正确；(D)为图灵可计算性问题，正确。
综上，本题答案为(E)。
具体内容请参考第四章视频之“图灵机的思想与模型简介”以及第四章课件。
2、关于“图灵机”和“计算”，下列说法不正确的是_____。
(A)计算就是对一条两端可无限延长的纸带上的一串0和1，一步一步地执行指令，经过有限步骤后得到的一个满足预先规定的符号串的变换过程；(B)“数据”可被制成一串0和1的纸带送入机器中进行自动处理，被称为数据纸带；处理数据的“指令”也可被制作成一串0和1的纸带送入机器中，被称为程序纸带；机器一方面阅读程序纸带上的指令，并按照该指令对数据纸带上的数据进行变换处理。
(C)计算机器可以这样来制造：读取程序纸带上的指令，并按照该指令对数据纸带上的数据做相应的变换，这就是图灵机的基本思想；(D)上述有不正确的。
答案：D解释：本题考核对图灵机思想的理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
指令/微指令表(insfile1.mic)助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC _FATCH_ T0 00 CBFFFF 指令寄存器IR PC输出A输出写入 101 FFFFFF A输出 102 FFFFFF A输出 103 FFFFFF A输出 1UNDEF T0 04 CBFFFF 指令寄存器IR PC输出A输出写入 105 FFFFFF A输出 106 FFFFFF A输出 107 FFFFFF A输出 1UNDEF T0 08 CBFFFF 指令寄存器IR PC输出A输出写入 109 FFFFFF A输出 10A FFFFFF A输出 10B FFFFFF A输出 1UNDEF T0 0C CBFFFF 指令寄存器IR PC输出A输出写入 1 0D FFFFFF A输出 10E FFFFFF A输出 10F FFFFFF A输出 1ADD A, R? T2 10 FFF7EF 寄存器值R? 寄存器W A输出 1 T1 11 FFFE90 ALU直通寄存器A标志位C,Z 加运算 1T0 12 CBFFFF 指令寄存器IR PC输出A输出写入 113 FFFFFF A输出 1ADD A, @R? T3 14 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 15 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 16 FFFE90 ALU直通寄存器A 标志位C,Z 加运算 1T0 17 CBFFFF 指令寄存器IR PC输出A输出写入 1 ADD A,MM T3 18 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 19 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 1A FFFE90 ALU直通寄存器A 标志位C，Z 加运算 1T0 1B CBFFFF 指令寄存器IR PC输出A输出写入 1 ADD A,#I I T2 1C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 1D FFFE90 ALU直通寄存器A 标志位C，Z 加运算 1T0 1E CBFFFF 指令寄存器IR PC输出A输出写入 1 1F FFFFFF A输出 1103助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC ADDC A,R? T2 20 FFF7EF 寄存器值R? 寄存器W A输出 1 T1 21 FFFE94 ALU直通寄存器A 标志位C，Z 带进位加运算 1T0 22 CBFFFF 指令寄存器IR PC输出加运算写入 123 FFFFFF A输出 1ADDC A,@R? T3 24 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 25 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 26 FFFE94 ALU直通寄存器A 标志位C，Z 带进位加运算 1T0 27 CBFFFF 指令寄存器IR PC输出A输出写入 1 ADDC A,MM T3 28 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 29 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 2A FFFE94 ALU直通寄存器A 标志位C，Z 带进位加运算 1T0 2B CBFFFF 指令寄存器IR PC输出A输出写入 1 ADDC A,#I I T2 2C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 2D FFFE94 ALU直通寄存器A 标志位C，Z 带进位加运算 1T0 2E CBFFFF 指令寄存器IR PC输出A输出写入 1 2F FFFFFF A输出 1SUB A,R? T2 30 FFF7EF 寄存器值R? 寄存器W A输出 1 T1 31 FFFE91 ALU直通寄存器A 标志位C,Z 减运算 1T0 32 CBFFFF 指令寄存器IR PC输出A输出写入 133 FFFFFF A输出 1SUB A,@R? T3 34 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 35 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 36 FFFE91 ALU直通寄存器A 标志位C,Z 减运算 1T0 37 CBFFFF 指令寄存器IR PC输出A输出写入 1 SUB A,MM T3 38 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 39 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 3A FFFE91 ALU直通寄存器A 标志位C,Z 减运算 1T0 3B CBFFFF 指令寄存器IR PC输出A输出写入 1 SUB A,#I I T2 3C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 3D FFFE91 ALU直通寄存器A 标志位C,Z 减运算 1T0 3E CBFFFF 指令寄存器IR PC输出A输出写入 1 3F FFFFFF A输出 1SUBC A,R? T2 40 FFF7EF 寄存器值R? 寄存器W A输出 1104助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC T1 41 FFFE95 ALU直通寄存器A 标志位C,Z 带进位减运算 1T0 42 CBFFFF 指令寄存器IR PC输出A输出写入 143 FFFFFF A输出 1SUB A,@R? T3 44 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 45 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 46 FFFE95 ALU直通寄存器A 标志位C,Z 带进位减运算 1T0 47 CBFFFF 指令寄存器IR PC输出A输出写入 1 SUBC A,MM T3 48 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 49 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 4A FFFE95 ALU直通寄存器A 标志位C,Z 带进位减运算 1T0 4B CBFFFF 指令寄存器IR PC输出A输出写入 1 SUBC A, # I I T2 4C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 4D FFFE95 ALU直通寄存器A 标志位C,Z 带进位减运算 1T0 4E CBFFFF 指令寄存器IR PC输出A输出写入 1 4F FFFFFF A输出 1AND A, R? T2 50 FFF7EF 寄存器值R? 寄存器W A输出 1 T1 51 FFFE93 ALU直通寄存器A 标志位C,Z 与运算 1T0 52 CBFFFF 指令寄存器IR PC输出A输出写入 153 FFFFFF A输出 1AND A, @R? T3 54 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 55 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 56 FFFE93 ALU直通寄存器A 标志位C,Z 与运算 1T0 57 CBFFFF 指令寄存器IR PC输出A输出写入 1 AND A,MM T3 58 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 59 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 5A FFFE93 ALU直通寄存器A 标志位C,Z 与运算 1T0 5B CBFFFF 指令寄存器IR PC输出A输出写入 1 AND A, # I T2 5C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 5D FFFE93 ALU直通寄存器A 标志位C,Z 与运算 1T0 5E CBFFFF 指令寄存器IR PC输出A输出写入 1 5F FFFFFF A输出 1OR A, R? T2 60 FFF7EF 寄存器值R? 寄存器W A输出 1 T1 61 FFFE92 ALU直通寄存器A 标志位C,Z 或运算 1105助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC T0 62 CBFFFF 指令寄存器IR PC输出A输出写入 163 FFFFFF A输出 1OR A, @R? T3 64 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T2 65 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 66 FFFE92 ALU直通寄存器A 标志位C,Z 或运算 1T0 67 CBFFFF 指令寄存器IR PC输出A输出写入 1 OR A, MM T3 68 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T2 69 D7BFEF 存贮器值EM 寄存器W MAR输出A输出 1T1 6A FFFE92 ALU直通寄存器A 标志位C,Z 或运算 1T0 6B CBFFFF 指令寄存器IR PC输出A输出写入 1 OR A,# I I T2 6C C7FFEF 存贮器值EM 寄存器W PC输出A输出 1 1 T1 6D FFFE92 ALU直通寄存器A 标志位C,Z 或运算 1T0 6E CBFFFF 指令寄存器IR PC输出A输出写入 1 6F FFFFFF A输出 1MOV A, R? T1 70 FFF7F7 寄存器值R? 寄存器A A输出 1 T0 71 CBFFFF 指令寄存器IR PC输出A输出写入 172 FFFFFF A输出 173 FFFFFF A输出 1MOV A,@R? T2 74 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T1 75 D7BFF7 存贮器值EM 寄存器A MAR输出A输出 1T0 76 CBFFFF 指令寄存器IR PC输出A输出写入 177 FFFFFF A输出 1MOV A, MM T2 78 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T1 79 D7BFF7 存贮器值EM 寄存器A MAR输出A输出 1T0 7A CBFFFF 指令寄存IR PC输出A输出写入 1 7B FFFFFF A输出 1MOV A,# I I T1 7C C7FFF7 存贮器值EM 寄存器A PC输出A输出 1 1 T0 7D CBFFFF 指令寄存器IR PC输出A输出写入 1 7E FFFFFF A输出 17F FFFFFF A输出 1MOV R?, A T1 80 FFFB9F ALU直通寄存器R? A输出 1 T0 81 CBFFFF 指令寄存器IR PC输出A输出写入 182 FFFFFF A输出 1106助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC83 FFFFFF A输出 1MOV @R?, A T2 84 FF77FF 寄存器值R? 地址寄存器MAR A输出 1 T1 85 B7BF9F ALU直通存贮器EM MAR输出A输出 1T0 86 CBFFFF 指令寄存器IR PC输出A输出写入 187 FFFFFF A输出 1MOV MM, A T2 88 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T1 89 B7BF9F ALU直通存贮器EM MAR输出A输出 1T0 8A CBFFFF 指令寄存器IR PC输出A输出写入 1 8B FFFFFF A输出 1MOV R?,# I I T1 8C C7FBFF 存贮器值EM 寄存器R? PC输出A输出 1 1 T0 8D CBFFFF 指令寄存器IR PC输出A输出写入 1 8E FFFFFF A输出 18F FFFFFF A输出 1READ A, MM T2 90 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T1 91 7FBFF7 寄存器A MAR输出A输出 1T0 92 CBFFFF 指令寄存器IR PC输出A输出写入 193 FFFFFF A输出 1WRITE MM, A T2 94 C77FFF 存贮器值EM 地址寄存器MAR PC输出A输出 1 1 T1 95 FF9F9F ALU直通用户OUT MAR输出A输出 1T0 96 CBFFFF 指令寄存器IR PC输出A输出写入 197 FFFFFF A输出 1UNDEF T0 98 CBFFFF 指令寄存器IR PC输出A输出写入 199 FFFFFF A输出 19A FFFFFF A输出 19B FFFFFF A输出 1UNDEF T0 9C CBFFFF 指令寄存器IR PC输出A输出写入 1 9D FFFFFF A输出 19E FFFFFF A输出 19F FFFFFF A输出 1JC MM T1 A0 C6FFFF 存贮器值EM 寄存器PC PC输出A输出 1 写入T0 A1 CBFFFF 指令寄存器IR PC输出A输出写入 1 A2 FFFFFF A输出 1A3 FFFFFF A输出 1107助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC JZ MM T1 A4 C6FFFF 存贮器值EM 寄存器PC PC输出A输出 1 写入T0 A5 CBFFFF 指令寄存器IR PC输出A输出写入 1 A6 FFFFFF A输出 1A7 FFFFFF A输出 1UNDEF T0 A8 CBFFFF 指令寄存器IR PC输出A输出写入 1 A9 FFFFFF A输出 1AA FFFFFF A输出 1AB FFFFFF A输出 1JMP MM T1 AC C6FFFF 存贮器值EM 寄存器PC PC输出A输出 1 写入T0 AD CBFFFF 指令寄存器IR PC输出A输出写入 1 AE FFFFFF A输出 1AF FFFFFF A输出 1UNDEF T0 B0 CBFFFF 指令寄存器IR PC输出A输出写入 1 B1 FFFFFF A输出 1B2 FFFFFF A输出 1B3 FFFFFF A输出 1UNDEF T0 B4 CBFFFF 指令寄存器IR PC输出A输出写入 1 B5 FFFFFF A输出 1B6 FFFFFF A输出 1B7 FFFFFF A输出 1_INT_ T2 B8 FFEF7F PC值堆栈寄存器ST A输出 1 T1 B9 FEFF3F 中断地址IA 寄存器PC A输出 1 写入T0 BA CBFFFF 指令寄存器IR PC输出A输出写入 1 BB FFFFFF A输出 1CALL MM T3 BC EF7F7F PC值地址寄存器MAR PC输出A输出 1 1 T2 BD FFEF7F PC值堆栈寄存器ST A输出 1T1 BE D6BFFF 存贮器值EM 寄存器PC MAR输出A输出 1 写入T0 BF CBFFFF 指令寄存器IR PC输出A输出写入 1 IN T1 C0 FFFF17 用户IN 寄存器A A输出 1 T0 C1 CBFFFF 指令寄存器IR PC输出A输出写入 1 C2 FFFFFF A输出 1C3 FFFFFF A输出 1OUT T1 C4 FFDF9F ALU直通用户OUT A输出 1108助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC T0 C5 CBFFFF 指令寄存器IR PC输出A输出写入 1 C6 FFFFFF A输出 1C7 FFFFFF A输出 1UNDEF T0 C8 CBFFFF 指令寄存器IR PC输出A输出写入 1 C9 FFFFFF A输出 1CA FFFFFF A输出 1CB FFFFFF A输出 1RET T1 CC FEFF5F 堆栈寄存器ST 寄存器PC A输出 1 写入T0 CD CBFFFF 指令寄存器IR PC输出A输出写入 1 CE FFFFFF A输出 1CF FFFFFF A输出 1RR A T1 D0 FFFCB7 ALU右移寄存器A 标志位C,Z A输出右移 1 T0 D1 CBFFFF 指令寄存器IR PC输出A输出写入 1 D2 FFFFFF A输出 1D3 FFFFFF A输出 1RL A T1 D4 FFFCD7 ALU左移寄存器A 标志位C,Z A输出左移 1 T0 D5 CBFFFF 指令寄存器IR PC输出A输出写入 1 D6 FFFFFF A输出 1D7 FFFFFF A输出 1RRC A T1 D8 FFFEB7 ALU右移寄存器A 标志位C,Z A输出带进位右移 1 T0 D9 CBFFFF 指令寄存器IR PC输出A输出写入 1 DA FFFFFF A输出 1DB FFFFFF A输出 1RLC A T1 DC FFFED7 ALU左移寄存器A 标志位C,Z A输出带进位左移 1 T0 DD CBFFFF 指令寄存器IR PC输出A输出写入 1 DE FFFFFF A输出 1DF FFFFFF A输出 1NOP T0 E0 CBFFFF 指令寄存器IR PC输出A输出写入 1 E1 FFFFFF A输出 1E2 FFFFFF A输出 1E3 FFFFFF A输出 1CPL A T1 E4 FFFE96 ALU直通寄存器A 标志位C,Z A取反 1 T0 E5 CBFFFF 指令寄存器IR PC输出A输出写入 1 E6 FFFFFF A输出 1109助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制uPC PC E7 FFFFFF A输出 1UNDEF T0 E8 CBFFFF 指令寄存器IR PC输出A输出写入 1 E9 FFFFFF A输出 1EA FFFFFF A输出 1EB FFFFFF A输出 1RETI T1 EC FCFF5F 堆栈寄存器ST 寄存器PC A输出 1 写入T0 ED CBFFFF 指令寄存器IR PC输出A输出写入 1 EE FFFFFF A输出 1EF FFFFFF A输出 1UNDEF T0 F0 CBFFFF 指令寄存器IR PC输出A输出写入 1 F1 FFFFFF A输出 1F2 FFFFFF A输出 1F3 FFFFFF A输出 1UNDEF T1 F4 CBFFFF 指令寄存器IR PC输出A输出写入 1 F5 FFFFFF A输出 1F6 FFFFFF A输出 1F7 FFFFFF A输出 1UNDEF T0 F8 CBFFFF 指令寄存器IR PC输出A输出写入 1 F9 FFFFFF A输出 1FA FFFFFF A输出 1FB FFFFFF A输出 1UNDEF T0 FC CBFFFF 指令寄存器IR PC输出A输出写入 1 FD FFFFFF A输出 1FE FFFFFF A输出 1FF FFFFFF A输出 1110。