计算机组成原理课件 第4章存储器B

4.2
&
WR
…
D7 D4 D3 D0
PD/Progr
… … …
…
2K ×8位 ROM
…
1K ×4位 RAM
…
1K ×4位 RAM
…
…
…
例4.2 42 假设同前 要求最小 8K为系统程序 假设同前，要求最小 区，相邻 16K为用户程序区,最大4K为系统 程序工作区。 程序工作区 解： ( (1) )根据地址空间写出地址范围代码 方法：起始(终止)地址 +/-（地址空间大小-1） 如 0+8K-1=0+(2^13-1)=0+1FFF 如： 0 8K 1 0 (2^13 1) 0 1FFF FFFF-(4K-1)=FFFF-(2^12-1)=FFFF-0FFF ( ) ( ) 8K ROM: 0000~1FFF 8K 16 RAM: 2000~3FFF 16K 2000 3 8 8K 4000~5FFF 4000 5FFF 8K 4K RAM: F000~FFFF 4K
第 4章 存 储 器
4.1 概述 4 2 主存储器 4.2 4.3 高速缓冲存储器
五 存储器与 CPU 的连接 五、存储器与
1. 存储器容量的扩展 • 单片存储器容量有限，难以满足实际需 求 • 存储器扩展 就是把若干存储芯片连在一 起构成足够容量的存储器 • 存储 存储器扩展 扩展 包括 位扩展 和 字扩展
138译码器管 脚图与功能表
控制端 Si 后面图中 标为 Gi
例4.1 解:
(1) 写出对应的二进制地址码
A15A14A13 A11 A10 … A7 … A4 A3 … A0
4.2
1片 2K×8位
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1
A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线
A13
A11 A10
… A7 … A4 A3
1片 ROM 2K × 8位 2片RAM 1K × 4位
… …
CB A
(4) 确定片选信号
例 4.1 CPU 与存储器的连接图
A14 A15 MREQ A13 A12 A11 A10 A9 A0 G1 G2A G2B C B A Y5 Y4
解： ∵ n = 4 取k=3
二进制序号 名称
4.2
根据 2k ≥ n + k + 1 2 3 4 C4 0 5 0 6 1 7 1
1
C1= 3 C2= 3 C4= 5
C1 C2 0 1 0 5 7=1 6 6 7=0 7=0
∴ 0011 的汉明码为 1000011
3. 汉明码的纠错过程
4.2
形成新的检测位 Pi ， 其位数与增添的检测位有关， 如增添 3 位 （k = 3）， 新的检测位为 P4 P2 P1 。 以 k = 3 为例， 为例 Pi 的取值为 P1 = 1
C1 C2 C4
3 3 5
5 6 6
7 7 7
P2 = 2 P4 = 4
对于按 “偶校验” 配置的汉明码 不出错时 P1= 0，P2 = 0，P4 = 0
例4.5 4 5 已知接收到的汉明码为 0100111
解：纠错过程如下 P1= 1 P2= 2 P4= 4 3

4.2
（按配偶原则配置）试问要求传送的信息是什么? 5 6 6 7 = 0 无错
• 数据线的连接
– 如果CPU数据线数和存储器不一样，要对存储器进行 数据线数和存储器不 样 要对存储器进行 位扩展，使得存储器与CPU数据线数相等；
• 读写命令线的连接 读 命令线 连接
– CPU读写命令线直接和存储器的读写控制端相连 – 有些CPU的读写命令线是分开的，应该和存储器允许 读、允许写控制端分开相连
原始代码长度n和检测位数k的关系 n k 1 2 2~4 3 5~11 4 12~26 12 26 5 27~57 6
各检测位 Ci 所承担的检测小 所承担的检测小组为 为
C1 检测的 g1 小组包含第 1，3，5，7，9，11， …
4.2
… C2 检测的 g2 小组包含第 2，3，6，7，10，11， … C3 检测的 g3 小组包含第 4，5，6，7，12，13， … C4 检测的 g4 小组包含第 8，9，10，11，12，13，14，15，24，
4.2
(1) 位扩展（增加存储字长）
A 9
10根地址线
2片 1K × 4位 存储芯片组成 1K × 8位 的存储器 用 ？片 8根数据线
2114
D 7 D 4
••• •
A 0
2114
… …
D 0 CS WE
• 位扩展原则：
– 地址线、片选线、读写信号线连接在一起 地址线 片选线 读写信号线连接在 起 – 数据线并排使用，每个芯片的数据线构成整体 存储器的数据线一部分 – 总之，地址线宽度不变，数据线宽度 线宽度 变 数据线宽度n倍增 倍增， 每次存取操作所有的芯片都同时被选中同一地 址的单元，输出一样宽度的存储字，组成 输 样宽 存 n倍 宽的存储字。
– 合理选择类型 合理选择类型：ROM（如系统程序、标准子程序、常 （如系统程序 标准子程序 常 熟等）、RAM（用于用户程序） – 确定芯片数量，影响连线方便 确定芯片数量 影响连线方便
Q 例4.1 CPU有16根地址线 根地址线，8根数据线 根数据线，用 用MREQ 作为仿存控制信号（低电平有效），用 WR 作 为读写控制信号（高电平读 低电平写） 为读写控制信号（高电平读，低电平写）。 现有下列存储芯片： 1K*4 位 RAM ， 4K*8 位 RAM， 8K 8K*8 8位RAM， 2K 2K*8 8位ROM， 4K 4K*8 8 位 ROM, 8K*8 位 ROM 及 74138 译码器和各种 门电路 画出 CPU 与存储器的连接图，要求 门电路。画出 与存储器的连接图 要求 如下： （ 1 ）主存地址空间分配为 6000H~67FFH 6000H 67FFH 为 系统程序区，6800H~6BFF为用户程序区 （2）合理选用上述存储芯片，说明各选几片 （3）画出片选逻辑图
(3) ( ) 字、位扩展
12根地址线
A11 A10 A9 A8 A0 片选 译码
4.2
8根数据线
8片 1K × 4位 存储芯片组成 4K × 8位 的存储器 用？片
CS0
CS1
CS2
CS3
D7
D0 WE
... …
1K×4
…
1K×4
…
1K×4
…
1K×4
…
1K×4
…
1K×4
…
1K×4
…
1K×4
…
2 存储器与 CPU 的连接 2.
1 . 编码的最小距离
4.2
任意两组合法代码之间 二进制位数 的 最少差异 编码的纠错 、检错能力与编码的最小距离有关 检错能力与编码的最小距离有关 L 1 = D + C ( D≥C ) L —— 编码的最小距离 L = 3 D —— 检测错误的位数 具有 一位 纠错能力 C —— 纠正错误的位数 汉明码是具有一位纠错能力的编码
(1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) ( )合 合理选择存储芯片 择存储 片 (6) ( ) 其他 时序、负载
4.2
• 地址线的连接
– CPU地址线数一般多于存储器 – 通常将CPU地址线低位与存储芯片地址线相连，高位 地址线低位与存储芯片地址线相连 高位 用于存储器芯片扩充；
2 . 汉明码的组成
组成汉明码的三要素 汉明码的组成需增添 ？位检测位
4.2
2k ≥ n + k + 1
检测位的位置 ？ 设n+K位代码从左开始编为1,2,3，…n+k位，检 测位记作 Ci ,分别安插在第i=1,2,4,8,… i 1248 2k 1 位 检测位的取值 ？ 检测位的取值与该位所在的检测“小组” 中 承担的奇偶校验任务有关
(2) 字扩展（增加存储字的数量）
4.2
11根地址线
2片 1K × 8位 存储芯片组成 2K × 8位 的存储器 用 ？片
8根数据线
A10 A9
1
D0 WE
•• ••
A1 A0
•••
1K× 8位
CS0
•••
1K× 8位
CS1
D7
•••
•••
•••
• 字扩展原则：
– 所有芯片的数据线、读写信号线连在一起 所有芯片的数据线 读 信号线连在 起 – 芯片已有地址线连接在一起，扩展后多出的地 址线按照一定逻辑生成片选信号，实现在不同 的地址空间段选择不同的存储器芯片 – 某一次存取，依靠扩展出的地址线（生成片选 信号，高位地址）选中 个芯片（每个时刻只 信号，高位地址）选中一个芯片（每个时刻只 能有一个芯片被访问），依据芯片原有地址线 （低位地址）选中 个存储单元进行访问。 （低位地址）选中一个存储单元进行访问。
4.2 例4 4.4 4 求 0101 按 “偶校验” 偶校验 配置的汉明码
解：∵ n = 4 根据 2k ≥ n + k + 1 得k=3 汉明码排序如下:
二进制序号 名称
1
2
3
4
5
6 0
7 1
C1 C2 0 C4 1 0 1 0 ∴ 0101 的汉明码为 0100101
练习1 按配偶原则配置 0011 的汉明码
(2) 确定芯片的数量及类型
ROM 2K×8位 1K×8位 RAM
… …
2片1K×4位
(3) 分配地址线
A15
4.2
… A0
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1

3 5
7 = 1 有错 7 = 1 有错
P4P2P1 = 110 构成的二进制值是出错位置 第 6 位出错，可纠正为 0100101， 故要求传送的信息为 0101。
练习2 写出按偶校验配置的汉明码
0101101 的纠错过程 P4 = 4 P2 = 2 P1 = 1 5 3 3 6 6 5 7=1 7=0 7=0 第 4 位错，可不纠
gi 小组独占第 2i－1 位 gi 和 gj 小组共同占第 2i－1 + 2j－1 位 gi、gj 和 gl 小组共同占第 2i－1 + 2j－1 + 2l－1 位
• 检测位的设置原则：检测位和它负责的检 测小组中 测小 中1的个数是奇数（配奇原则）或者 个数是奇数 奇原则 或者 偶数（配偶原则）
• 片选线的连接
– 组成存储器的芯片，只有其片选控制端接收到CPU片 选有效信号时才能被选中； – CPU对外有两种访问：访问存储器和访问I/O，访问存 储器时访存控制信号 MREQ 有效 – 片选有效信号由CPU未与存储芯片连接的高位地址线 和访存控制信号通过译码器以及其他各种门电路产生
• 合理选择存储芯片
4.2
∴ P4 P2 P1 = 100
七、提高访存速度的措施
• 采用高速器件 C h –主存 • 采用层次结构 Cache • 调整主存结构
4.2
1. 单体多字系统
W位 主存控制器 W位 W位 W位
增加存储器的带宽
单字长寄存器 W位 数据寄存器 存储体
... ...
地址寄存器
2. 多体并行系统
(1) 高位交叉
2n 2n+1
4.2
M3
3n 3n+1
M2
… …
n－1
2n－1 体号
… …
3n－1 地址译码 体内地址
… …
4n－1
… …
(2) 低位交叉
地址
0000 00 0001 00
各个体轮流编址
M1 M2
0000 10 0001 10 0000 11 0001 11
4.2
M3
M0
0000 01 0001 01
… …
1111 00 1111 01
地址
00 0000 00 0001
4.2
顺序编址
M2
10 0000 10 0001 11源自文库0000 11 0001
M0
01 0000 01 0001
M1
M3
… …
00 1111 01 1111
体号
… …
10 1111
体内地址
… …
11 1111
… …
(1) 高位交叉
地址 M0
0 1
各个体并行工作
M1 n n+1
(2)分配CPU地址线 容量为 8K 的存储器芯片的地址线与 CPU 低 13 位地址线相连；容量为 4K 的存储器芯片 的地址线与CPU低12位地址线相连； (3)形成片选信号 CPU的高位地址线 A 作为译码器输入， 15A 14A 13 译码器输出用来选择相应的存储芯片。 输 来 存
六、存储器的校验