IC基础设计4
IC设计基础
2．I Foundry 公司与 IC 设计公司 第二次变革： 的崛起。 的崛起。 微细加工技术的进步， 由于 IC 微细加工技术的进步，软件的硬件化 已成为可能，为了改善系统的速度和简化程序， 已成为可能，为了改善系统的速度和简化程序， 如门阵列、 故各种硬件结构的 ASIC 如门阵列、可编程 逻辑器件（ ）、标准单元 标准单元、 逻辑器件（包括 FPGA ）、标准单元、全定 制电路等应运而生； 制电路等应运而生；其三是随着 EDA 工具 电子设计自动化工具）的发展， （电子设计自动化工具）的发展， PCB 设计 设计之中，如库的概念、 方法引入 IC 设计之中，如库的概念、工艺模 拟参数及其仿真概念等，设计开始进入抽象化 拟参数及其仿真概念等， 阶段，使设计过程可以独立于生产工艺而存在。 阶段，使设计过程可以独立于生产工艺而存在。
2．IC产业的发展和现状 ． 产业的发展和现状
第二次变革： Foundry 公司与 IC 设计公司 第二次变革： 的崛起。 的崛起。 80 年代，集成电路的主流产品为微处理器 年代， ）、微控制器 微控制器（ （ MPU ）、微控制器（ MCU ）及专用 IC ）。这时 这时， （ ASIC ）。这时，无生产线的 IC 设计公 司与标准工艺加工线（ 司与标准工艺加工线（ Foundry ）相结合的 方式开始成为集成电路产业发展的新模式。 方式开始成为集成电路产业发展的新模式。 机的广泛应用和普及（ 随着微处理器和 PC 机的广泛应用和普及（特 别是在通信、工业控制、消费电子等领域）， 别是在通信、工业控制、消费电子等领域）， IC 产业已开始进入以客户为导向的阶段。 产业已开始进入以客户为导向的阶段。
2．IC产业的发展和现状 ． 产业的发展和现状
自发明集成电路至今近 自发明集成电路至今近50 年来， “ 从电路 年来， 集成到系统集成 ” 这句话是对 IC 产品从小 规模集成电路（ 规模集成电路（ SSI ）到今天特大规模集成 电路（ 发展过程的最好总结， 电路（ ULSI ）发展过程的最好总结，即整 个集成电路产品的发展经历了从传统的板上系 统（ System-on-board ）到片上系统 的过程。 （ System-on-a-chip ）的过程。 在这个历史过程中，世界 IC 产业为适应技术 在这个历史过程中， 的发展和市场的需求， 的发展和市场的需求，其产业结构经历了三次 变革。 变革。
IC基本培训PPT课件
02
IC基础知识
IC定义与分类
总结词
了解IC的基本概念和分类方式
详细描述
集成电路是将多个电子元件集成在一块衬底上，实现一定的电路或系统功能的微型电子部件。根据不同的 分类标准，IC可分为多种类型，如按功能结构可分为数字IC和模拟IC，按集成度可分为小规模集成电路、 中规模集成电路、大规模集成电路和超大规模集成电路等。
IC基本培训PPT课件
• 引言 • IC基础知识 • IC设计流程 • IC制造工艺 • IC应用案例分析 • 未来IC发展趋势与挑战
01
引言
培训背景和目的
背景
随着信息技术的发展，集成电路（IC）在各个领域的应用越来越广泛，对IC设 计、制造、封装和测试人才的需求也不断增加。为了满足这一需求，提高从业 人员的技能水平，开展IC基本培训显得尤为重要。
代社会的科技变革产生了深远影响。
案例二：数字信号处理器IC应用
总结词
数字信号处理器IC在音频、图像、视频等领域具有强大的信号处理能力，广泛应用于通 信、多媒体等领域。
详细描述
数字信号处理器IC是一种专门用于处理数字信号的集成电路，具有高速、高精度、低功 耗等特点。它在音频、图像、视频等领域广泛应用，能够对数字信号进行采集、转换、 处理和输出。数字信号处理器IC在通信、多媒体等领域发挥着重要作用，推动了数字信
IC制造工艺
晶圆制程
晶圆制程概述
介绍晶圆制程的基本概念、原理 和重要性，包括单晶硅的制备、
晶圆加工等。
薄膜沉积技术
详细介绍物理气相沉积、化学气相 沉积等薄膜沉积技术，以及它们在 IC制造中的应用。
光刻与刻蚀技术
阐述光刻和刻蚀工艺的原理、流程 和技术要点，以及它们在形成电路 图样中的作用。
Cadence IC设计基础教程
第1章 Cadence IC 5.1.41的基本设置本章是Cadence IC 5.1.41是设计的简明入门教程，目的是让读者在刚接触该软件的时候对它的基本功能有一个总体的了解。
本章主要内容如下：[1] 启动Cadence IC前的准备；[2] Command Interpreter Window (CIW, 命令行窗口)；[3] Library Manager 设计库管理器；[4] Virtuoso® Schematic Editor电路图编辑器简介；[5] Virtuoso® Analog Design Environment (ADE) 简介。
1.1启动前的准备要在Unix/Linux使用Cadence IC 5.1.41工具应当保证以下的条件：[1] 保证Cadence IC 5.1.41已经由管理员正确地安装在电脑上；并且软件授权密钥已经设置完成。
[2] 在Shell中设置了正确的环境变量。
必须将Cadence IC的安装路径加入Shell环境变量，Cadence IC 5.1.41才能正常运行。
以Cshell 为例，Cadence IC被安装在了/tools/cadence/ic5141，则需要在~/.cshrc文件中加入这样的路径配置语句：setenv ic50 /tools/cadence/ic5141set LD_LIBRARY_PATH=($ic50/tools/lib $ic50/tools/dfII/lib $ic50/tools/tcltk/ tcl8.0/lib $LD_LIBRARY_PATH)set path = ($ic50/tools/bin $ic50/tools/dfII/bin $ic50/tools/dracula/bin $path)也可以把路径的设置写在一个单独的配置文件中。
例如，将上面的配置写在配置文件/env/cadence_5141中，则可以在~/.cshrc中加入一行source /env/cadence_51411.1.1启动配置文件：.cdsinit.cdsinit文件是在Cadence IC中启动时运行的SKILL脚本文件。
IC模拟版图设计ppt课件
MIM电容版图
MOS电容版图
19
第二部分：版图设计基础
2.2互连
2.2.1金属（第一层金属，第二层金属……）
1) 金属连线
✓
M1，M2，M3，M4……
2.2.2 通孔
2)过孔
✓
Via1，Via2，Via3……
20
第二部分：版图设计基础 2.2互连
1) 典型工艺 ✓ CMOS N阱 1P4M工艺剖面图
CIW窗口
24
第二部分：版图设计基础
3. 版图编辑器 4) virtuoso编辑器--工作区和层次显示器
LSW
工作区域
25
第二部分：版图设计基础 3. 版图编辑器
5) virtuoso编辑器 --版图层次显示（LSW）
26
第二部分：版图设计基础 3. 版图编辑器
6) virtuoso编辑器 --版图编辑菜单
连线与孔之间的连接
21
3. 版图编辑器 1) virtuoso编辑器
建立LIBRARY
第二部分：版图设计基础
CIW窗口
22
第二部分：版图设计基础 3. 版图编辑器
2) virtuoso编辑器--Library manager
23
第二部分：版图设计基础 3. 版图编辑器
3) virtuoso编辑器-- 建立cell
YES LAYOUT CASE
YES
第三部分：版图的准备
4. LVS文件 4.4 layer mapping: 1) 右图描述了文件的层次定义、 层次描述及gds代码； 2) Map文件 是工艺转换
之间的一个桥梁。
第三部分：版图的准备
4. LVS文件 4.5 Logic operation: 定义了文件层次的 逻辑 运算。
IC设计基本知识
IC设计的定义IC设计是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程，也是一个把产品从抽象的过程一步步具体化、直至最终物理实现的过程。
为了完成这一过程，人们研究出了层次化和结构化的设计方法。
层次化的设计方法能使复杂的系统简化，并能在不同的设计层次及时发现错误并加以纠正。
结构化的设计方法是把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些子模块的资源可以共享。
IC的分类ic按功能可分为：数字ic、模拟ic、微波ic及其他ic，其中，数字ic是近年来应用最广、发展最快的ic 品种。
数字ic就是传递、加工、处理数字信号的ic，可分为通用数字ic和专用数字ic。
专用ic（ASIC）：是指为特定的用户、某种专门或特别的用途而设计的电路。
目前，集成电路产品有以下几种设计、生产、销售模式。
1、ic制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。
2、ic设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。
设计公司将所设计芯片最终的物理版图交给Foundry加工制造，同样，封装测试也委托专业厂家完成，最后的成品芯片作为IC设计公司的产品而自行销售。
通用ic：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）微控制器（MCU）及微处理器（MPU）等，反映了数字ic的现状和水平。
世界IC设计产业发展的大趋势自ic设计公司诞生以来，其灵活的经营模式显示出旺盛的生命力，由于船小掉头快，紧跟世界热点的半导体应用市场，注重于产品的创新设计，再加上相关的Foundry公司服务体系逐趋完善和加工价格便宜，使其以超常速度发展，并体现出以下特点和发展趋势：1、龙头性ic设计是研究和开发ic的第一步，也是最重要的一步。
没有成功的设计，就没有成功的产品。
一个好的ic产品需要设计、工艺、测试、封装等一整套工序的密切配合，但设计是第一道。
2、创造性ic设计是一项创造力极强的工作。
IC模拟版图设计ppt课件
DRC文件
第三部分：版图的准备 3. DRC文件
3.3 举例说明 nwell的 DRC文 件
NW DRC
第三部分：版图的准备
4. LVS文件 4.1 LVS: layout versus schematic，版图与电路图 对照。 4.2 LVS工具不仅能检查器件和布 线，而且还能确认器件的值 和类型是否正确。
YES LAYOUT CASE
YES
第三部分：版图的准备
4. LVS文件 4.4 layer mapping: 1) 右图描述了文件的层次定义、 层次描述及gds代码； 2) Map文件 是工艺转换
之间的一个桥梁。
第三部分：版图的准备
4. LVS文件 4.5 Logic operation: 定义了文件层次的 逻辑 运算。
IC模拟版图设计
39
第三部分：版图的准备
1. 必要文件 ✓ PDK ✓ *.tf ✓ display.drf ✓ DRC ✓ LVS ✓ cds.lib ✓ .cdsenv ✓ .cdsinit
40
版图设计基础——设计规则 2. 设计规则
2.1 版图设计规则——工艺技术要求 2.2 0.35um，0.25um，0.18um，0.13um，不同的工艺
电路图
版图
58
4. LVS文件 4.9 LVS网表对比
第三部分：版图的准备
电路网表 版图网表
电路网表与版
图网表完全一
致的结果显示 （ Calibre工具）
版图网表转换为
版图
Back 59
IC模拟版图设计
第四部分：版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配 3.4 MOS管 3.5 电阻 3.6 电容 3.7 匹配规则
IC设计入门_基础知识讲解
IC设计入门(一) 初試FPGA—完成我的第一颗正反器(摘自)这篇文章是使用者FENG独立完成的,FENG原是一家LCD厂的测试人员,希望能透过学习简单的IC设计来了解自己是否有能力及兴趣进入IC设计行列,所以选择了一般人能接受且负担的起的OPEN-FPGA3.0做为第一个自己的设计环境,希望他未来能更有所收获,先来看看他用了哪些设计环境吧1. OPEN-FPGA3.0 (RMB299) IC设计入门平台来自台湾的上海探矽()2. 电脑一台3. ALTERA 软件MAXPLUS2 及Advanced Synthesis合成软件( 这已经是旧流程了,但对初学者已经够了) 请至下载IC设计没有捷径,没有10分钟可以学会的,多练习,及多应用范例是进步的不二法门以后会持续将使用者用OPEN-FPGA范例贴上今天将由Feng带领大家完成一个正反器的设计，首先申明这是针对初学者的，高手看了可别丢鸡蛋哦。
好了，废话少说，现在进入正题。
第一步：源代码输入打开记事本，将以下的代码写入，并保存为inverter.v文件。
注意在保存文件的时候一定要在文件类型中选“所有文件”，要不然系统有可能保存成inverter.v.txt。
module inverter(in,out);input in;output out;assign out=!in;endmodule第二步：进行逻辑综合(使用Altera Advanced Synthesis综合软件)打开Advanced Synthesis选择File-New Project，选择一个保存文件的目录，写入文件名“inverter”。
点击保存后，系统将提示已创建一个工程文件。
接着要将刚才保存的源代码文件加到这个工程中，点击工具栏的第二个快捷键。
将刚才保存的.v文件选中。
系统提示已将inverter.v呼叫出来。
接着进行器件设置，点选工具栏内第三个快捷键。
因为本次实验采用的是Altera3000A系列的FPGA，所以只要在Dexice Family一栏内选MAX3000A即可。
集成电路版图设计基础第4章：标准单元技术
school of phye
basics of ic layout design
16
网格式布线系统要求的库设计规则 对齐输入输出：
• 输入A和输出Z不能随意放置。它们必须像所有的连线一样位于同 样的网格上。 • 保证标准单元的所有输入输出不仅在x网格上，还要在y网格上。 要保证自动布线软件在水平方向和垂直方向都能找到它们。 • 保证所有的库单元以及库单元内部的器件符合网格规则。
school of phye
basics of ic layout design
7
标准网格
- 网格式布线器
grid-based router
• techfile - PHYSICAL RULES • 最小间距minSpacing:各几何图形外边界之间的距离。
school of phye
basics of ic layout design
school of phye basics of ic layout design 11
标准网格
- 网格式布线器
grid-based router
• coarse grid example:
1 microns 2 microns
1 microns
1 microns
Minimum wire is 1 micron, minimum spacing is 1 micron, therefore, our two wires use 3 microns, and we have established center-to-center grid spacing of 2 microns for this process.
• 数字库:高度固定，宽度可变。(fixed height, variable width.) 大多数库都是这样的。 对于数字版图，特别是标准单元版图，是唯一可行的方式。 在模拟版图设计中也非常有用，甚至是全定制的AIC。
IC基础设计3范文
IC基础设计3范文IC基础设计3范文设计任务：设计一个四位二进制加法器电路。
功能：该电路可以对两个四位的二进制数进行加法运算，并输出结果。
设计考虑：1.电路布局：该电路可以采用累加器的形式，将四个二进制位的加法分别进行，最终累加得到最终结果。
每个二进制位的加法可以采用半加器的形式实现。
2.输入和输出：电路的输入为两个四位的二进制数A和B，输出为一个四位的二进制数C，表示A+B的结果。
输入和输出可以采用并行方式，即每个二进制位同时进行运算。
3.半加器：每个二进制位的加法可以采用半加器实现。
半加器有两个输入信号：被加数位和加数位，以及两个输出信号：和位和进位位。
和位表示两个输入位的和，进位位表示两个输入位的进位。
半加器可以采用逻辑门进行组合逻辑实现。
4.加法器：通过串联四个半加器，可以实现四位二进制数的加法。
每个半加器的和位连到下一个半加器的进位位，最后一个半加器的和位和进位位作为四位二进制数相加的结果。
设计过程：1.确定电路的总体布局，将四个半加器串联连接。
2.计算并选择适当的逻辑门电路来实现半加器的功能。
3.设计逻辑门电路的真值表，将真值表转换为逻辑代数表达式。
4.根据逻辑代数表达式，确定逻辑门电路所需的逻辑门类型和数量。
5.根据逻辑门类型和数量，绘制出电路的详细连线图。
6.对电路进行仿真和验证，确保电路可以正确执行加法运算。
7.制作电路的原型并进行测试，验证电路的性能和功能。
8.根据测试结果，进行电路的调整和优化。
总结：通过以上的设计过程，可以得到一个实现四位二进制加法运算的电路。
设计过程中需要考虑电路布局、逻辑门电路的选择和设计、连线图的绘制等方面。
通过电路的仿真和测试，可以验证电路的性能和功能，并进行调整和优化。
IC设计基础
IC设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。
（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。
（仕兰微面试题目）6、简述FPGA等可编程逻辑器件设计流程。
（仕兰微面试题目）7、IC设计前端到后端的流程和eda工具。
（未知）8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知）9、Asic的design flow。
（威盛VIA 2003.11.06 上海笔试试题）10、写出asic前期设计的流程和相应的工具。
（威盛）11、集成电路前段设计流程，写出相关的工具。
（扬智电子笔试）先介绍下IC开发流程：1.）代码输入（design input)用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码语言输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.）电路仿真（circuit simulation)将vhd代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：***ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.）逻辑综合（synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。
第1章 IC设计的基本知识
第一章IC设计的基本知识集成电路设计方法大致可分为定制（Custom）、半定制（Semi-custom）、可编程逻辑器件（PLD）等设计方法，如图1.1所示。
定制设计方法又可分为全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法二类。
本课程讲授集成电路定制设计方法。
半定制和可编程逻辑器件安排在其它课程中。
图1.1 ASIC设计方法分类1.1 集成电路设计流程全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法使用不同的设计流程，所使用的设计工具也会有所不同。
1.1.1全定制设计流程全定制（full custom）集成电路设计方法，是按规定的功能与性能要求，对电路的结构布局与布线进行最优化设计，实现最小面积，最佳布线布局、最优功耗速度积，以求获得尽可能最优的设计。
全定制（full custom）集成电路设计方法通常用于高性能的设计场合：规模较小性能要求较高的中小规模专用集成电路；大批量高性能集成电路，例如CPU与内存；需要最佳优化设计的标准单元库等等。
图1.2是全定制设计流程，大致的步骤如下：1）电路图绘制：根据芯片的功能要求与性能指标，选择合适的集成电路工艺库，使用电路图编辑工具绘制电路图。
2）前仿真：利用HSPICE对电路图进行仿真（版图前仿真），并进行性能优化。
3）绘制版图：根据Foundry（代工厂）提供的版图设计规则，利用版图编辑工具绘制芯片版图。
4）版图验证：包括几个主要步骤：设计规则检查DRC（Design Rule Check），版图与电路对照验证LVS（Layout Versus Schematic）, 版图寄生参数抽取LPE（Layout Parasite Extract）等。
为了保证设计的版图能被正确制造出来，流片厂家会根据工艺定义很多设计规则，DRC 就是对版图进行全面的设计规则检查。
LVS的任务是证明版图实现的功能与电路网表描述的完全一致。
IC设计基本知识
IC设计的定义IC设计是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程，也是一个把产品从抽象的过程一步步具体化、直至最终物理实现的过程。
为了完成这一过程，人们研究出了层次化和结构化的设计方法。
层次化的设计方法能使复杂的系统简化，并能在不同的设计层次及时发现错误并加以纠正。
结构化的设计方法是把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些子模块的资源可以共享。
IC的分类ic按功能可分为：数字ic、模拟ic、微波ic及其他ic，其中，数字ic是近年来应用最广、发展最快的ic 品种。
数字ic就是传递、加工、处理数字信号的ic，可分为通用数字ic和专用数字ic。
专用ic（ASIC）：是指为特定的用户、某种专门或特别的用途而设计的电路。
目前，集成电路产品有以下几种设计、生产、销售模式。
1、ic制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。
2、ic设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。
设计公司将所设计芯片最终的物理版图交给Foundry加工制造，同样，封装测试也委托专业厂家完成，最后的成品芯片作为IC设计公司的产品而自行销售。
通用ic：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）微控制器（MCU）及微处理器（MPU）等，反映了数字ic的现状和水平。
世界IC设计产业发展的大趋势自ic设计公司诞生以来，其灵活的经营模式显示出旺盛的生命力，由于船小掉头快，紧跟世界热点的半导体应用市场，注重于产品的创新设计，再加上相关的Foundry公司服务体系逐趋完善和加工价格便宜，使其以超常速度发展，并体现出以下特点和发展趋势：1、龙头性ic设计是研究和开发ic的第一步，也是最重要的一步。
没有成功的设计，就没有成功的产品。
一个好的ic产品需要设计、工艺、测试、封装等一整套工序的密切配合，但设计是第一道。
2、创造性ic设计是一项创造力极强的工作。
IC设计介绍
IC设计介绍
I. Introduction
VLSI(电子工艺技术)是一种在芯片上创建大量集成电路的技术。
这种技术的目标是把整个系统集成到一块芯片上，实现一次性的封装，从而实现更小、更快、更强大的器件。
由于芯片上集成电路的数量逐渐增加，并且把不同的组件集成在一块芯片上，因此，VLSI设计技术越来越受到重视。
VLSI设计是将整个系统集成到晶片上的过程，它是一种规划，确定每个系统组件的位置，理解每个组件的性能要求，并开发芯片的软硬件，以满足VLSI设计要求的过程。
整个VLSI设计过程中可以分为芯片设计以及系统设计两个主要部分。
1.Chip Design
芯片设计是VLSI设计中最重要的环节，它包括芯片功能定义，芯片布局设计，芯片后处理以及芯片验证等一系列具体任务。
（1）Chip Functional Definition.
芯片功能定义是VLSI设计中的第一步，它涉及到系统的功能和功能要求，根据客户的需求，为芯片设计提出一系列功能，形成一个完整的芯片功能框架。
（2）Chip Layout Design.
芯片布局设计是VLSI设计中的第二个步骤，它在芯片功能定义完成后进行，主要包括芯片阵列布局、结构布局、流程布局等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MESFET工艺
（2）由于肖特基势垒的耗尽区延伸进入有源层， 使得沟道的厚度变薄。根据零偏压情况下沟道夹 断的状况，可形成两种类型的MESFET：增强型 和耗尽型。 对于增强型MESFET，由于内在电势形成的耗 尽区延伸到有源区的下边界， 沟道在零偏压情况 下是断开的。而耗尽型MESFET的耗尽区只延伸 到有源区的某一深度，沟道为在零偏压情况下是 开启的。
2013-8-7
《集成电路设计基础》
5
4.2 双极型集成电路的基本制造工艺
在双极型集成电路的基本制造工艺中， 要不断地进行光刻、扩散、氧化的工作。 典型的PN结隔离的掺金TTL电路工艺 流程图如下图所示。
2013-8-7
《集成电路设计基础》
6
典型PN结隔离掺金TTL电路工艺流程图
2013-8-7
2013-8-7
《集成电路设计基础》
32
P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬 底，在其上制作P阱。NMOS管做在P 阱内，PMOS管做在N型衬底上。P阱 工艺包括用离子注入或扩散的方法在 N型衬底中掺进浓度足以中和N型衬底 并使其呈P型特性的P型杂质，以保证 P沟道器件的正常特性。
2013-8-7
2013-8-7
《集成电路设计基础》
36
N阱CMOS工艺
早期的CMOS工艺的N阱工艺和P阱工艺 两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利 于发挥NMOS器件高速的特点，因此成为 常用工艺 。
2013-8-7
《集成电路设计基础》
37
N阱CMOS芯片剖面示意图
N阱CMOS芯片剖面示意图见下图。
《集成电路设计基础》
21
MESFET工艺
（1）有源层上面两侧的金属层通常是金 锗合金, 通过沉积形成, 与有源层形成 源极和漏极的欧姆接触。这两个接触区 之间的区域定义出有源器件, 即MESFET 的电流沟道。MESFET通常具有对称的源 漏结构。沟道中间区域上的金属层通常 是金或合金, 与有源层形成栅极的肖特 基接触。
2013-8-7 《集成电路设计基础》 24
MESFET工艺的效果
与HEMT工艺相比，相对简单和成熟的
MESFET工艺使得 光通信中高速低功率 VLSI 的实现成为可能。
2013-8-7
《集成电路设计基础》
25
高电子迁移率晶体管（HEMT）
在N型掺杂的GaAs 层中，电子漂移速度主要受 限于电子与施主的碰撞。要减小碰撞机会应减 小掺杂浓度（最好没有掺杂），但同时希望在 晶体结构中存在大量可高速迁移的电子，这就 是高电子迁移率晶体管（HEMT）的原创思路。 由于在晶体结构中存在大量可高速迁移电子， HEMT早期也被称为二维电子气场效应管 （TEGFET）。
《集成电路设计基础》
33
P阱CMOS工艺
P阱杂质浓度的典型值要比N型衬 底中的高5~10倍才能保证器件性能。 然而P阱的过度掺杂会对N沟道晶体管 产生有害的影响，如提高了背栅偏置 的灵敏度，增加了源极和漏极对P阱 的电容等。
2013-8-7
《集成电路设计基础》
34
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正电位，通 过反向偏置的PN结实现PMOS器件和NMOS器件之间的相 互隔离。P阱CMOS芯片剖面示意图见下图。
剖面图如图所示。
2013-8-7
《集成电路设计基础》
14
双极型集成电路的基本制造工艺步骤
（6）第四次光刻——N+发射区扩散孔光刻
此次光刻还包括集电极、N型电阻
的接触孔和外延层的反偏孔。
2013-8-7
《集成电路设计基础》
15
第四次光刻——N+发射区扩散孔光刻
N+发射区扩散孔的掩模图形及N+发射区 扩散后的芯片剖面图如图所示。
2013-8-7
《集成电路设计基础》
11
双极型集成电路基本制造工艺步骤
（4）第二次光刻——P+隔离扩散孔光刻 隔离扩散的目的是在硅衬底上形成许 多孤立的外延层岛，以实现各元件间的 电隔离。 目前最常用的隔离方法是反偏PN结隔 离。一般P型衬底接最负电位，以使隔离 结处于反偏，达到各岛间电隔离的目的。
NMOS S G D PMOS S G D
P+
N
+
N P阱
+
P
+
P
+
N+
N-SUB
2013-8-7 《集成电路设计基础》 35
N阱CMOS工艺
N阱CMOS正好和P阱CMOS工艺 相反，它是在P型衬底上形成N阱。因 为N沟道器件是在P型衬底上制成的， 这种方法与标准的N沟道 MOS(NMOS)的工艺是兼容的。在这 种情况下，N阱中和了P型衬底， P沟 道晶体管会受到过渡掺杂的影响。
2013-8-7
《集成电路设计基础》
12
第 二 次 光 刻 ——P+ 隔 离 扩 散 孔 光 刻
隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。
2013-8-7
《集成电路设计基础》
13
双极型集成电路的基本制造工艺步骤
（5）第三次光刻——P型基区扩散孔光刻
基区扩散孔的掩模版图形及基区扩散后的芯片
2013-8-7
《集成电路设计基础》
29
HEMT工艺
根据图结构HEMT栅极下AlGaAs层的厚度 与掺杂浓度，其类型可为增强型或耗 尽型，即自然断开和自然开启。对器件 的测量表明，相对于掺杂的MESFET层， 它有更强的电子移动能力。
2013-8-7
《集成电路设计基础》
30
HEMT的性能和发展
Drain Metallization
Gatelength Channel N+ AlGaAs N- AlGaAs
undoped GaAs s.i. GaAs Substrate
two-dimension electron gas
2013-8-7
《集成电路设计基础》
28
HEMT工艺
一种简单的HEMT有如上图所示的结构。在 s.i. GaAs衬底上，一层薄的没有掺杂的GaAs 层被一层薄（50-100nm）N掺杂的AlGaAs层 覆盖，然后在其上面，再形成肖特基栅极、 源极与漏极欧姆接触。由于AlGaAs（1.74 eV） 和GaAs（1.43 eV）的禁带不同，在AlGaAs 层的电子将会进入没掺杂的GaAs层，并留 在AlGaAs /GaAs相结处附近，以致形成二维 的电子气（2DEG）。
所谓 特定工艺，常常是指以一种
材料为衬底、一种或几种类型的晶体 管为主要的有源器件；辅以一定类型 的无源器件；以特定的简单电路为基 本单元；形成应用于一个或多个领域 中各种电路和系统的工艺。
2013-8-7
《集成电路设计基础》
4
特定工艺
这些特定工艺包括： 硅基的双极型工艺、CMOS、BiCMOS、锗 硅HBT工艺和BiCMOS工艺，SOI材料的CMOS 工艺，GaAs基/InP基的MESFET工艺、HEMT 工艺和HBT工艺等。目前应用最广泛的特定工 艺是CMOS工艺。在CMOS工艺中，又可细分 为DRAM工艺、逻辑工艺、模拟数字混合集成 工艺，RFIC工艺等。
2013-8-7
《集成电路设计基础》
16
双极型集成电路的基本制造工艺步骤
（7） 第五次光刻——引线接触孔光刻 此次光刻的掩模版图形如图所示。
2013-8-7
《集成电路设计基础》
17
双极型集成电路的基本制造工艺步骤
（8）第六次光刻——金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图。
2013-8-7 《集成电路设计基础》 31
4.4 CMOS集成电路的基本制造工艺
CMOS工艺技术是当代VLSI工艺的主流工艺 技术，它是在PMOS与NMOS工艺基础上发展 起来的。其特点是将NMOS器件与PMOS器件 同时制作在同一硅衬底上。 CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺
PMOS S G D NMOS S G D
N+
P
+
P N阱
+
N
+
N
+
P+
P-SUB
2013-8-7
《集成电路设计基础》
38
双阱CMOS工艺
随着工艺的不断进步，集成电路的 线条尺寸不断缩小，传统的单阱工 艺有时已不满足要求，双阱工艺应 运而生。
2013-8-7
《集成电路设计基础》
20
MESFET工艺
Source Metallization
Metallization
Gate
Gatelength Channel
Drain Metallization Epitaxial Active Layer
S.i. GaAs Substrate
2013-8-7
《集成电路设计基础》
NMOS PMOS P+ P+ N阱 纵向NPN E B C N+ P N+ - BL N+ N阱 N+
－
N+ P - epi P+-SUB
N+ - BL
山东大学 信息学院
刘志军
上次课内容
第3章 集成电路工艺简介 3.1 引言 3.2 外延生长工艺 3.3 掩模的制版工艺 3.4 光刻工艺 3.5 掺杂工艺 3.6 绝缘层形成工艺 3.7 金属层形成工艺
《集成电路设计基础》 2