集成开发平台Quartus II操作基础
第2章_Quartus_II开发环境的使用
第2章_Quartus_II开发环境的使用Quartus II是一款由英特尔公司开发的集成电路设计软件，广泛应用于数字电路设计和可编程逻辑设备（PLD）的开发环境。
本章将介绍Quartus II开发环境的使用方法，并详细讲解其主要功能和操作流程。
首先，打开Quartus II软件，点击“文件”菜单，然后选择“新建项目”选项。
在出现的对话框中，输入项目名称和存储位置，并选择FPGA芯片型号。
点击“下一步”按钮，然后选择项目类型（一般为“普通VHDL项目”或“普通Verilog项目”），点击“下一步”按钮即可完成项目创建。
接下来，我们需要向项目中添加源文件。
点击“项目”菜单，然后选择“添加文件”选项。
在出现的对话框中，选择需要添加的源文件，点击“确定”按钮。
如果项目中有多个源文件，可以重复操作多次。
在项目中添加源文件后，我们需要进行编译。
点击“编译”菜单，然后选择“编译项目”选项。
Quartus II将对项目中的源文件进行语法检查和综合，并生成目标设备可执行文件。
接下来，我们需要进行功能仿真。
点击“工具”菜单，然后选择“RTL仿真器”选项。
在出现的对话框中，选择仿真源文件和仿真时长，点击“确定”按钮。
Quartus II将对源文件进行仿真，并生成波形图。
波形图生成后，我们可以对设计进行优化。
点击“工具”菜单，然后选择“组合逻辑优化器”选项。
在出现的对话框中，选择设计文件和优化选项，点击“确定”按钮。
Quartus II将对设计进行优化，并生成优化后的电路文件。
优化后的设计可以进行布局布线。
点击“工具”菜单，然后选择“物理编译器”选项。
在出现的对话框中，选择物理约束和布局布线选项，点击“确定”按钮。
Quartus II将根据物理约束对设计进行布局布线，并生成布局布线后的电路文件和报告。
布局布线完成后，我们可以进行时序分析。
点击“工具”菜单，然后选择“时序分析器”选项。
在出现的对话框中，选择设计文件和时钟约束，点击“确定”按钮。
Quartus II的基本操作1-3的相关要求.
Quartus II的基本操作的相关要求Quartus II 9.0 (32-Bit)在E盘或其它盘中新建一文件夹E：\EDA_Quartus_学号后4位（如EDA_ Quartus_8001，注意不要用中文或带空格），关于Quartus II的基本操作的文档均放在此文件夹中。
按照教材，第3章，第3.2，3.3，3.4、3.5节（到管脚锁定为止，即图3.62为止）完成相关的设计。
一、BiaoJueQi项目（一）注意事项（1）在E：\EDA_ Quartus_学号后4位文件夹中。
新建BiaoJueQi文件夹，BiaoJueQi项目存在该文件夹中。
（2）项目名与文件名为BiaoJueQi_学号后4位。
如：BiaoJueQi_8001。
（3）原理图及波形文件均保存为：BiaoJueQi_学号后4位.bdf；BiaoJueQi_学号后4位.vwf；注意：3.2.2 暂不用操作。
（二）操作中的相关问题1.新建项目注意：项目名，文件名改成：BiaoJueQi_学号后4位。
而非BJQ，如下图所示。
2. 图3.33中的WaveformFile,可能不在Other Files中，如下图所示。
3. 完整的波形仿真结束如下图所示。
4. 打开Simulation report的菜单如下：5.BiaoJueQi项目完成第5点生成元件后，如果要调用该元件，则需要新建一个bdf文档才能调入。
6.BiaoJueQi项目完成第5点生成元件后，直接进入P37页，2.器件设置与管脚锁定。
（1）管脚锁定后，如下图，放大波形后可将鼠标放在P、Q、Q之上观察锁定状态。
（2）锁定后需保存编译，原理图如下：注意：闲置管脚引一定要置输入三态（As input tri-stated）二、层次化设计：半加器项目（一）注意事项（1）在E：\EDA_Quartus_学号后4位文件夹中，再建一个hadd_学号后4位的文件夹（如hadd_8001）。
（2）项目名，文件名均为hadd_学号后4位的文件夹（如hadd_8001）。
第2章 Quartus_II 操作基础
课堂练习
用原理图方法设计一个“三输入表决器”电路。
S1 0
0 0 0 1 1 1 1
S2 0
0 1 1 0 0 1 1
S3 0
1 0 1 0 1 0 1
LED1 0
0 0 1 0 1 1 1
LED2 1
1 1 0 1 0 0 0
LED1 点亮表示 议案通过， LED2 点亮表示 议案被否决
Y6 Y7
3. 全程编译
在下拉菜单“Processing”中选 择“Start Compilation”，启 动全程编译
编译完成后的信 息报告窗口
23
关于全程编译 启动全程编译：
选择Processing/Start Compilation,自动完成分析、排 错、综合、适配、汇编及时序分析的全过程。
第二章
Quartus_II 操作基础
1
主要内容 QuartusⅡ软件的简介和工程的基本设计流程。 通过简单的实例演示各流程以及常用工具的使用方 法，熟悉QuartusⅡ软件的用户界面、常用工具 和设计流程。
2
一、 QuartusⅡ概述
QUARTUS II是美国Altera公司提供的可用于 可编程片上系统(SOPC)开发的综合开发环境,是 进行SOPC设计的基础. 集成环境包括以下内容:系统级设计,嵌入式软件开 发,可编程逻辑器件(PLD)设计,综合,布局和布线, 验证和仿真.
6
（1）项目创建向导
文件菜单
选择文件的存放路径 工程文件名，任取，建立 在用户自己的目录下，不 要使用软件的安装目录或 系统目录 顶层Entity名称，必须符合 TOP文件中定义的module 名称
基于已有项目创建工程 （一般 不使用）
集成开发平台QuartusII操作基础课件
根据设计需求，配置项目设置，如选择目标器件、设 置编译选项等。
设计版本控制
初始化版本控制
在Quartus II中初始化版本控制系 统（如Git），以便跟踪和管理设 计文件的历史版本。
提交更改
在完成设计修改后，提交更改到 版本控制系统，记录更改内容和 提交者信息。
查看版本历史
通过版本控制系统查看设计文件 的历史版本，以便进行回滚或比 较不同版本之间的差异。
集成开发平台Quartus II操作基础 课件
• Quartus II软件安装与配置 • 设计输入与编译 • 引脚分配与布局 • 时序仿真与调试 • 硬件编程与配置 • 项目管理与版本控制
01
Quartus II软件安装与配置
安装步骤
下载Quartus II安装程序
访问Altera官网，根据操作系统选择对应的版本下载。
输标02入题
在Quartus II中，可以通过“Program Device”菜单 选择USB Blaster编程方式，并设置相应的参数，如 编程文件、编程方式、编程地址等。
01
03
在进行USB Blaster编程时，需要注意芯片的安全操 作电压和电流范围，以及编程数据的校验和错误处理
。
04
USB Blaster编程通常需要使用Altera提供的USB Blaster驱动程序，以便将FPGA芯片与计算机连接起 来。
FPGA配置模式选择
Quartus II提供了多种FPGA配置模式， 如快速配置、全局配置和分布式配置等 。
在Quartus II中，可以根据实际需求选 择合适的配置模式，并设置相应的参数 ，如配置方式、配置地址等。
分布式配置适用于将多个配置文件分布 在FPGA的不同区域的情况，以实现灵活 的硬件设计。
QuartusⅡ基本操作流程
QuartusⅡ基本操作流程一、 打开QuartusⅡ软件并建立工程1、在Windows桌面上选择“开始”→“程序”→Altera→QuartusⅡ9.0，打开QuartusⅡ9.0软件，软件界面如图所示。
2、选择File→New Project Wizard 新建一项工程。
新建工程向导说明对话框如图所示。
3、单击Next进入下图所示对话框。
任何一项设计都是一项工程Project，必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被QuartusⅡ默认为工作库（Work Library）。
注意文件夹不能用汉字，不要将文件夹设在安装目录中。
图中第一栏用于指定工程所在工作库文件夹；第二栏用于指定工程名；第三栏用于指定顶层文件的实体名。
本例工程的路径为E:\eda，工程名和顶层文件的实体名均为cntm12。
4、单击Next进入图示对话框。
由于是新建工程，暂无输入文件。
5、单击Next进入图示对话框。
在该对话框中指定目标器件，这里我们选择的是QuickEDA核心板上用的Cyclone系列的EP1C6240C8。
6、单击Next进入图示对话框。
本实验利用QuartusⅡ的集成环境进行开发，不使用任何EDA工具，因此这里不做任何改动。
7、单击Next进入图示对话框。
从该对话框中，可以看到工程文件配置信息报告。
单击Finish，完成新建工程的建立。
需要注意的是，建立工程后，还可以根据设计中的实践情况对工程进行重新设置，可选择Assignments→Settings进行设置。
二、 建立图形设计文件1、在QuartusⅡ主界面中，选择File→New打开如图所示的对话框。
2、在对话框中选择Block Diagram/Schematic File，单击OK打开图形文件编辑器，建立一个空的图形设计文件，默认名为Block1.bdf。
如图所示3、在图形编辑器窗口中的任意处双击，弹出添加符号（Symbol）对话框，如图所示。
Quartus II软件操作基础
第2章 Quartus II软件操作基础本章介绍Altera公司的Quartus II（6.0版本）软件的使用方法，作为EDA实训设计的基础。
通过本章的学习，读者可初步采用Quartus II软件的原理图输入法和HDL文本输入法，来设计数字电路和系统，并掌握用EDA实训仪设计电路进行硬件验证的方法。
uartus II是Altera公司近几年推出的新一代、功能强大的可编程逻辑器件设计环境，至今已公布了 6.0以上版本。
Quartus II 软件提供了SOPC设计的综合开发环境，是SOPC设计的基础。
Quartus II集成环境支持系统级设计、嵌入式系统设计和可编程器件设计的设计输入、编译、综合、布局、布线、时序分析、仿真、编程下载等EDA设计过程。
Quartus II支持多种编辑输入法，包括图形编辑输入法，VHDL、Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存编辑输入法。
下面以Quartus II 6.0版本为例，介绍Quartus II 软件的基本操作。
2.1 Quartus II软件的安装Quartus II 6.0版本设计软件的安装比较简单，只要把Quartus II 6.0设计软件光盘放入计算机的光驱中，安装光盘将自动引导完成Quartus II 6.0的安装。
但软件安装结束之后，还必须在软件中指定Altera 公司的授权文件（License.dat ），才能正常使用Quartus II 软件。
在Windows 2000或Windows XP 系统下指定授权文件的操作步骤如下：① 打开Windows 窗口下的“控制面板”，用鼠标左键双击控制面板上的“系统”图标（或用鼠标右键点击“我的电脑”，在弹出的对话框中选择“属性”），在弹出的“系统特性”对话框中展开“高级”页面，如图2.1所示。
用鼠标左键点击该页面上的“环境变量”按钮，弹出如图2.2所示的“环境变量”对话框。
quartusII使用
编辑并保存 VHDL 文件，文件名为实体名。
三、编译 VHDL 文件。 单击processing下的start compliation。如编译不通过，在信息窗口可看到错误提示。
四、仿真： 仿真：
可进行功能仿真和时序仿真。 1 建立仿真波形文件，单击file － new－Vector Waveform File－ok，打开波形编辑器
一、启动quartusII 启动quartusII
二、利用向导建立一个新项目
1 指定设计项目 • 在D盘新建文件夹，如：d:\test 盘新建文件夹， 盘新建文件夹 • 双击 双击quartusII • 新建一个project，单击file － new－New quartus project－ok 新建一个 ，单击 － －
ห้องสมุดไป่ตู้
在对话框中填入路径， 名称， 结束。 在对话框中填入路径，和project名称，finish结束。 名称 结束 注意：顶层设计实体名必须和顶层文件名、工程名称相同。 注意：顶层设计实体名必须和顶层文件名、工程名称相同。
2 建立编辑VHDL文件 在project下新建一个vhdl文件，单击file － new－VHDL File－ok
后面步骤是对器件进行配置，将设计文件下载到PLD中，由于无下载设备，无法完成。 点击processing菜单下的compilation report 弹出如下窗口，点击fitter－pin-out file，可以 看到输入输出端口的管脚分配。
6 设置仿真类型，建立功能仿真网表。 回到vhdl编辑器下，单击processing下的Simulator Tool，选择仿真类型（功能仿真）， 并点击创建仿真网表。网表创建后点击Start开始仿真，运行完成关闭窗口。
quartus_II_教程
六、引脚配置与下载
器件编程和配置 对话框
35
26
五、仿真设计文件
2 ） 点 击 Insert Node or Bus 对 话 框 中 的 Node Finder…按钮，弹出Node Finder窗口，在此窗口中 添加信号节点。
一般选择all,后点击list
已选节点列表 待选节点列表
27
五、仿真设计文件
3、编辑输入信号 编辑输入信号是指在波形编辑器中指定输入节点的逻辑电平变 化，编辑输入节点的波形。 ：在波形文件中添加注释； ：把选定区域的波形更改成原值的相反值； ：全屏显示波形文件； ：放大、缩小波形； ：在波形文件信号栏中查找信号名； ：将某个波形替换为另一个波形； ：给选定信号赋原值的反值； ：输入任意固定的值； ：输入随机值 ：给选定的信号赋值，X表示不定态，0 表示赋0，1表示赋1，Z表示高阻态，W表示弱信号，L表示低 电平，H表示高电平，DC表示不赋值。 28
（4）点击Next
7
2.添加所需的已有文件
如果需添加文件点击此按钮 ，选择文件后点击Add
如果不需添加文件直接点击 Next
8
3.为项目指定目标器件
（1）选择器件系列 筛选列表
（2）选择具体器件
（3）点击Next
9
4.指定所需第三方EDA工具
指定设计/综合工具，常用的如Design Compiler等等
5
Quartus II 主界面
工程向导
用户编辑窗口
状态窗口
消息窗口
6
1.指定新项目的路径及名称
选择File|New Project Wizard
（1）指定项目路径 （2）指定项目名称 （3）项目顶层实体 Entity名称
Quartus_II使用教程-完整实例
Quartus Ⅱ入门教程（一个Verilog 程序的编译和功能仿真）Quartus Ⅱ 是Altera 公司推出的专业EDA 工具，支持原理图输入、硬件描述语言的输入等多种输入方式。
硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。
接下来我们对这种智能的EDA 工具进行初步的学习。
使大家以后的数字系统设计更加容易上手。
●快捷工具栏：提供设置（setting ），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。
● 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。
●信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。
第二步：新建工程（file>new Project Wizard1 工程名称：2添加已有文件（没有已有文件的直接跳过next ）3 选择芯片型号（我们选择MAX3000A 系列下的EPM3256AQC208-10芯片） (注：如果不下载到开发板上进行测试，这一步可以不用设置)4 选择仿真，综合工具（第一次实验全部利用quartus 做，三项都选None ，然后next ）5 工程建立完成（点finish ）第三步：添加文件（file>new> VHDL file），新建完成之后要先保存。
第四步：编写程序以实现一个与门和或门为例，Verilog描述源文件如下：module test(a,b,out1,out2);input a,b;Output out1,out2;assign out1=a&b;assign out2=a | b;endmodule然后保存源文件；第五步：检查语法（点击工具栏的这个按钮（start Analysis & synthesis））点击确定完成语法检查第六步：（锁定引脚，点击工具栏的（pin planner ））(注：如果不下载到开发板上进行测试，引脚可以不用分配)双击location各个端口的输入输出第七步：整体编译（工具栏的按钮（start Complilation））第八步：功能仿真（直接利用quratus进行功能仿真）1将仿真类型设置为功能仿真（Assignments>setting>Simulator Settings>下拉>Function）2 建立一个波形文件：（new>Vector Waveform File ）然后导入引脚（双击Name 下面空白区域>Node Finder>list>点击）：接下来设置激励信号（单击>选择>Timing>Multiplied by 1）设置b 信号源的时候类同设置a 信号源，最后一步改为然后要先生成仿真需要的网表（工具栏processing>Generate Functional Simulation Netlist）接下来开始仿真（仿真前要将波形文件保存，点击工具栏开始仿真）：实用标准文案文档观察波形，刚好符合我们的逻辑。
Quartus II入门篇(基本操作)
Assignments→pin planner(管脚分配)
pin planner中,符号分为以下几类:
1. 圆形标记 表示普通用户IO引脚,可以由用户随意使用. 2. 三角标记 这类表示电源, 正三角表示VCC, 倒三角表示GND, 三角内部的O表示IO引脚电源, I表示 内核电源. 3.正方形标记 标记内部有时钟沿的符号,表示全局时钟引脚. 全局时钟引脚是专门针对时序进行优化过 的引脚, 从此处输入的时钟信号作为全局时钟时, 各部分的同步性比较好. 而普通IO口输 入的时钟信号则不能保证流经各处后信号的同步性. 4.五边形标记 有4个,内部分别有字母 M K I O ,分别表示JTAG接口的4个引脚 TMS——测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。 TCK——测试时钟输入； TDI——测试数据输入，数据通过TDI输入JTAG口; TDO——测试数据输出，数据通过TDO从JTAG口输出； 在pin planner的view选项中有个pin Legend，可以查到各种符号标识的含义，管 脚的分配一定要注意是否该管脚已被使用，尤其是CLK
需对未使用的管脚设置，以防警告
Assignments→Device →Device and Pin Options→Unused Pins→As input tristated
一个工程实例Verilog_ex2 工程文件Verilog_ex2的路径： C:\Users\Administrator\FPGA_workspace，注意不能有 中文。 仿真：（1）下载安装ModelSim-Altera或ModelSim，然 后确定路径Tools → Options→ General→ EDA Tool Options；（2）Processing→start→start Test Bench Template Writer会在“simulation”的“modelsim”文件夹下 得到".vt"的一个文件，编写得到Test Bench ；（3） Assignments→Settings→Simulation→Test Benches → New（按下图设置）；（4）Tools→Run EDA Simulation Tool→EDA RTL Simulation；
Quartusii基本操作
Quartusii基本操作Altera公司开发的功能最强大的PLD编译工具一、建立工程.1、「File」→「NewProjectWizard」开始新工程的建立设置。
『NE某T』2、指定project的路径，和project的名称，顶层文件的名称（一般与工程名相同）。
3、指定project中要include的文件。
4、选择project中要使用的一些EDATOOLS。
5、选择所使用的器件的家族“family”和具体型号。
6、『finih』完成工程的设置。
二、输入文件.在工程中新建设计文件：图形文件“BlockDiagram/SchematicFile”，Verilog语言文件“VerilogHDLFile”三、仿真.完成工程文件的编译、综合、时间、分析后就可以建立波形仿真文件进行功能仿真1、建立仿真文件「File」→「New」→「OtherFile」→「VectorWaveformFile」→「OK」2、选择输入输出引脚Edit→「InertNodeorBu」→「NodeFinder」，在「Filter」处选择「Pin:all」，再按下「>>」将所有选中的引脚添加到“SeletedNode”框，点「OK」→「OK」完成引脚添加。
可通过右键修改引脚的显示方式、属性、初始值等参数。
3、仿真时间、栅格的设置Edit→『EndTime』设置仿真结束的时间，『GridSize』设置每个栅格表示的时间。
仿真时间是以建立仿真文件时给出的结束时间为准，仿真设置“Wizard”中设定的EndTime没用。
4、仿真编译设置『Aignment』→『Wizard』→『SimulatorSettingWizard』→选择当前要仿真得文件仿真文件做好后还要将其设置为当前仿真文件，才可以开始仿真。
因为有时一个工程需要建立多个仿真文件，这就需要通过设置确定仿哪个文件了。
在选择仿真类型“Typeofimulation”时，“timing”代表考虑延时，“functional”表示功能型的仿真。
实验一_QuartusII的使用
实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。
本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。
一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。
在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。
点击"Next"进入下一步。
2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。
IP核是现成的、可重用的模块，可以简化设计。
根据自己的需求进行选择，点击"Next"。
3.在第三步中，选择顶层设计文件的命名，并点击"Next"。
5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。
三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。
在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。
a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。
b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。
2.在设计完成后，可以使用编译按钮对设计进行编译。
编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。
四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。
在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。
QuartusII操作简略入门
5. 将设计项目设置成工程和时序仿真
f_adder.bdf工程设置窗
5
5. 将设计项目设置成工程和时序仿真
加入本工程所有文件
6
5. 将设计项目设置成工程和时序仿真
全加器工程f_adder的仿真波形
7
步骤6：引脚锁定
8
4.4 设计实例
第5步：给输入、输出引脚分配引脚号码，编程下载
（1）对顶层图形文件counter_7seg.bdf 进行引脚锁定；
键2则对应 10K10的第 6脚，可输 入ain，依 次 类推。
13
根据电路结构模式NO.5 查上表，EPF10K10器件对应：
加数 ain : PIO1 -> 键2 \D10对应引脚 -> 6 被加数 binB : PIO0 -> 键1 \D9对应引脚 -> 5
和 sum : PIO8 -> D1对应引脚 -> 17 低位进位 cin : PIO2 -> 键3 \D11对应引脚 -> 7 高位溢出位 cout : PIO9 -> D2 对应引脚 -> 18
键1定义 为：bin
11
显示cout 这里插上的是 10K10目标板
显示电路 模式NO.5
显示sum
按此键选择 电路模式
输入cin
输入ain 输入bin12
对于10K10器件 选此列
对于电路 模式5，键 1对应于 10K10的第 5脚，可输 入bin
19
引脚锁定（实验1）
模式：NO.1
加数a[7..0] : 键4，键3 : PIO15 ~ PIO8 (25,24,23,22,21,19,18,17) ——显示于数码管4，3
QuartusII软件使用说明
QuartusII软件使用说明Quartus II软件使用说明1.介绍Quartus II是一款由Intel开发的集成电路设计软件，主要用于数字逻辑电路的设计和开发。
本文将详细介绍Quartus II软件的安装、基本功能以及常用的设计流程。
2.安装2.1 硬件要求确定您的计算机是否符合Quartus II的硬件要求，包括处理器、内存和硬盘空间。
2.2 安装程序从Intel官方网站Quartus II的安装程序，并按照指引执行安装步骤。
2.3 许可证文件在安装过程中，您需要提供许可证文件以完成软件的激活。
3.Quartus II界面3.1 工程导航器工程导航器是Quartus II的主界面，您可以在此查看和管理当前项目下的所有文件和文件夹。
3.2 编辑器Quartus II提供了多种编辑器，包括原理图编辑器、文本编辑器和波形编辑器等。
您可以根据需要选择适合的编辑器进行设计和编码。
4.基本功能4.1 创建新工程在工程导航器中，选择“新建”并指定工程名称和存储位置，然后选择设计类型和顶层设计文件。
4.2 添加文件通过“添加文件”功能可以将需要的文件添加到工程中，包括原理图文件、VHDL文件和Verilog文件等。
4.3 综合与分析在设计过程中，需要进行综合和分析以验证电路功能和逻辑正确性。
4.4 时序约束通过时序约束可以设置电路的时钟频率、延迟和时序要求等。
4.5 编译报告编译报告可以查看设计的状态和一些警告或错误信息。
5.设计流程5.1 设计规划在设计之前，需要进行设计规划，包括确定设计目标、功能分析和资源规划等。
5.2 电路设计按照设计规划进行电路设计，包括原理图设计、RTL设计和模块设计等。
5.3 综合与优化对设计进行综合和优化，以达到性能和资源的平衡。
5.4 约束设置与时序分析设置时序约束并进行时序分析，以保证电路满足时序要求。
5.5 布局与布线对设计进行物理布局和布线，以优化电路的布局及信号传输路径。
Quartus_II使用教程1和2 加详细例子,图形细解每一步
§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。
应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。
下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。
(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。
下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。
在图2-18界面中单击Next按钮。
在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。
其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。
单击Next按钮，出现添加工程文件的对话框，如图2-20所示。
若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。
下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。
然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。
再单击Next按钮，出现如图2-22所示对话框。
QuartusII软件操作
Quartus II 软件操作
第二步 根据电路图综合电路 电路图输入到CAD系统之后，许多CAD工具会对其进行处
理。流程的第一步是使用综合工具，将电路图编译成逻辑表 达式，然后，电路综合的下一步是工艺映射，通过使用可用 的逻辑元件，确定每个逻辑表达式如何在目标芯片中实现。
使用编译器。选择Processing/Compile tool 命令，打 开对应窗口，共包括四个模块。分析与综合模块执行 Quartus II 中的综合步骤，它产生逻辑元件组成的一个电路。 装配模块（Fitter)模块决定芯片上各电路元件的精确布局。 其中综合模块产生的每个元件都将在芯片上实现。每个模块 也可以单独运行。也可以使用其他命令启动编译。编译完成 时，可以查看编译报告。出现错误时，点击错误信息，可以 突出显示错误出现的位置。
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它
们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。
1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
① 功能仿真 选择Assignments/settings命令，打开settings窗口。
在该窗口的左面，单击Simulator项，在弹出的窗口中，选 择fuctional选项作为仿真模式。为了完成仿真器的设置， 需要选择Processing/Generate functional simulation Netlist命令。 Quartus II根据测试输入，产生 example_schematic.vwf文件中定义的输出。选择 Processing/start simulation（或使用快捷图标），开始 运行电路的功能仿真。仿真结束之后， Quartus II指出仿 真完成，并给出仿真报告。
第4章 QUARTUS_II使用方法
时序分析（Timing Analyzer）模块;
产生EDA工具网表（EDA Netlist Writer）模块： 目的是与其他EDA工具相衔接。
29
10:48
编译结果的报告
本例为加法器的编译结果：
10:48
30
容易出现的错误
错将设计文件存入了根目录，并将其设定成工程，找 不到工作库时，报错为： Error：Can’t open VHDL “WORK” 文件后缀名不是.vhd，在设定工程后编译时，报错为： Error ： Line1 ， File e:\half_adder\half_adder.tdf:TDF syntax error… 设计文件名与实体名不符时，如写成adder.vhd，编译 时，报错为： Error:Line1,…VHDL Design File “adder.vhd“ must contain…
10:48
24
4 位加法器的VHDL代码（续）
ARCHITECTURE behav OF Adder4 IS SIGNAL temp: std_logic_vector ( width DOWNTO 0 ); BEGIN temp <= ( ' 0 ' & a ) + b + cin; cout <= temp (width); sum <= temp ( width - 1 DOWNTO 0 ); END behav; -- 第 20 行 -- 第 21 行
（ 1）选择 Create Project
（ 2）点击 OK
10:48 27
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.3.2 编译设计文件
• QuartusⅡ编译器的主要任务是对设计项目进行检查并完成逻辑综合， QuartusⅡ
同时将项目最终设计结果生成器件的下载文件。编译开始前，可以先 对工程的参数进行设置。
• QuartusⅡ软件中的编译类型有全编译和分步编译两种。 QuartusⅡ • 选择QuartusⅡ主窗口Process菜单下Start Compilation命令，或者在 选择QuartusⅡ主窗口Process菜单下Start Compilation命令，或者在
图形编辑器对话框
3.3.1 输入设计文件（续6） 输入设计文件（续6
2、原理图输入法－输入设计文件
3）在图形编辑窗口 中的任何一个位置 双击鼠标，或点击 双击鼠标，或点击 图中的“ 图中的“符号工具” 工具” 按钮，或选择菜单 按钮，或选择菜单 Edit下的Insert Edit下的Insert Symbol命令，弹出 Symbol命令，弹出 如右图所示的元件 图所示的元件 选择窗口 Symbol 对话框。 对话框。
• 软件安装完成之后，在软件中指定Altera公司的授权文件 软件安装完成之后，在软件中指定Altera公司的授权文件
（License.dat），才能正常使用 ； License.dat），才能正常使用
• 授权文件可以在Altera的网页上申 授权文件可以在Altera的网页上申
元件选择窗口
3.3.1 输入设计文件（续7） 输入设计文件（续7
2、原理图输入法－输入设计文件
4）用鼠标点击单元库前面的加号(+)，库中的元件符号以列表的 ）用鼠标点击单元库前面的加号(+)，库中的元件符号以列表的 方式显示出来，选择所需要的元件符号，该符号显示在Symbol对话框 方式显示出来，选择所需要的元件符号，该符号显示在Symbol对话框 的右边，点击OK按钮，添加相应元件符号在图像编辑工作区中，连接 的右边，点击OK按钮，添加相应元件符号在图像编辑工作区中，连接 原理图。 十六进制同步计数器的原理图 如下：
• 本章主要介绍原理图输入法
原理图输入法也称为图形编辑输入法，用QuartusⅡ 原理图输入法也称为图形编辑输入法，用QuartusⅡ 原理图输入设计法进行数字系统设计时，不需要任何硬件 描述语言的知识，在具有数字逻辑电路基本知识的基础上， 利用QuartusⅡ软件提供的EDA平台设计数字电路或系统。 利用QuartusⅡ软件提供的EDA平台设计数字电路或系统。
• •
3.2 QuartusⅡ软件的用户界面（续2） QuartusⅡ软件的用户界面（续2
• 工程工作区
当QuartusⅡ实现不同的功能时，此区域将打开对应 QuartusⅡ实现不同的功能时，此区域将打开对应 的操作窗口，显示不同的内容，进行不同的操作，如器件 设置、定时约束设置、编译报告等均显示在此窗口中。
• 编译状态显示窗口
此窗口主要显示模块综合、布局布线过程及时间。
• 信息显示窗口
该窗口主要显示模块综合、布局布线过程中的信息， 如编译中出现的警告、错误等，同时给出警告和错误的具 体原因。
3.3 QuartusⅡ的开发流程 QuartusⅡ的开发流程
• 按照一般编程逻辑设计的步骤，利用QuartusⅡ软 按照一般编程逻辑设计的步骤，利用QuartusⅡ
3.3.1 输入设计文件（续5） 输入设计文件（续5
2、原理图输入法－输入设计文件
2）选择New对话框 ）选择New对话框 中的Device 中的Device Design files页下的Block files页下的Block Diagram/Schematic File，点击OK， File，点击OK， 打开如图所示的图 形编辑器对话框， 进行设计文件输入。
主窗口的工具栏上直接点击图标 主窗口的工具栏上直接点击图标 可以进行全编译
• 全编译的过程包括分析与综合（Analysis & Synthesis）、适配 编译的过程包括分析与综合（ Synthesis）
（Fitter）、编程（Assembler）、时序分析(Classical Timing Analysis) Fitter）、编程（Assembler）、时序分析(Classical 这4个环节，而这4个环节各自对应相应的菜单命令，可以单独分步执 个环节，而这4 行，也就是分步编译。
3.2 QuartusⅡ软件的用户界面 QuartusⅡ
启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、 启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、 工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和 工程工作区等部分组成。
3.2 QuartusⅡ软件的用户界面（续1） QuartusⅡ软件的用户界面（续1
3.3.1 输入设计文件（续1） 输入设计文件（续1
1、原理图输入法－建立设计工程
建立设计工程的方法如图示：
新建工程选项
新建工程第一页
3.3.1 输入设计文件（续2） 输入设计文件（续2
1、原理图输入法－建立设计工程
建立设计工程的方法图示：新建工程第二页Fra bibliotek新建工程第三页
3.3.1 输入设计文件（续3） 输入设计文件（续3
• 缺点：
1）原理图设计方法没有实现标准化，不同的EDA软件中的图形处 ）原理图设计方法没有实现标准化，不同的EDA软件中的图形处 理工具对图形的设计规则、存档格式和图形编译方式都不同，因此兼 容性差，难以交换和管理。 2）由于兼容性不好，性能优秀的电路模块的移植和再利用非常困 难难以实现用户所希望的面积、速度以及不同风格的综合优化 3）原理图输入的设计方法不能实现真实意义上的自顶向下的设计 方案，无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。
1、原理图输入法－建立设计工程
建立设计工程的方法图示：
新建工程第四页
新建工程第五页
3.3.1 输入设计文件（续4） 输入设计文件（续4
2、原理图输入法－输入设计文件
1）新建工程之后，便可以进行电路系统设计文件的输入。选择 file菜单中的New命令，弹出如图所示的新建设计文件类型选择窗口。 file菜单中的New命令，弹出如图所示的新建设计文件类型选择窗口。
第三章
集成开发平台QuartusⅡ操作基础 集成开发平台QuartusⅡ操作基础
主要内容
• QuartusⅡ软件的安装方法和工程的基本设计流程； QuartusⅡ • 通过简单的实例演示各流程以及常用工具的使用
方法，熟悉QuartusⅡ 方法，熟悉QuartusⅡ软件的用户界面、常用工具 和设计流程；
• 标题栏 •
标题栏中显示当前工程的路径和工程名。 菜单栏 菜单栏主要由文件（File）、编辑（Edit）、视图 菜单栏主要由文件（File）、编辑（Edit）、视图 （View）、工程（Project）、资源分（Assignments）、 View）、工程（Project）、资源分（Assignments）、 操作（Processing）、工具（Tools）、窗口（Window） 操作（Processing）、工具（Tools）、窗口（Window） 和帮助（Help）等下拉菜单组成。 和帮助（Help）等下拉菜单组成。 工具栏 工具栏中包含了常用命令的快捷图标。 资源管理窗口 资源管理窗口用于显示当前工程中所有相关的资源文 件。
件进行开发是可以分为以下四个步骤： （1）输入设计文件； （2）编译设计文件； （3）仿真设计文件； （4）编程下载设计文件。
3.3.1 输入设计文件
• QuartusⅡ软件的输入法有： QuartusⅡ
1）原理图输入方式、 2）文本输入方式（如VHDL、Verilog HDL） ）文本输入方式（如VHDL、 HDL） 3）AHDL输入方式、 AHDL输入方式、 4）模块输入方式以及 5）第三方EDA工具产生的文件以及混合使用以上几种设 ）第三方EDA工具产生的文件以及混合使用以上几种设 计输入方法进行设计
• 宏功能模块的配置和SignalTapⅡ逻辑分析仪的使 宏功能模块的配置和SignalTapⅡ
用方法。
3.1 QuartusⅡ软件的安装 QuartusⅡ
• 把QuartusⅡ7.2安装光盘放入计算机的光驱中，在自动出 QuartusⅡ7.2安装光盘放入计算机的光驱中，在自动出
现的光盘安装目录中选择安装QuartusⅡ软件和Megacore 现的光盘安装目录中选择安装QuartusⅡ软件和Megacore IP library两项，安装光盘将自动引导完成软件的安装； library两项，安装光盘将自动引导完成软件的安装；
3.3.1 输入设计文件（续8） 输入设计文件（续8
3、原理图输入法－优缺点： • 优点：
1）可以与传统的数字电路设计法接轨，即使用传统设计方法得 到电路原理图，然后在QuartusⅡ 到电路原理图，然后在QuartusⅡ平台完成设计电路的输入、仿真验 证和综合，最后下载到目标芯片中。 2） 它将传统的电路设计过程的布局布线、绘制印刷电路板、电 路焊接、电路加电测试等过程取消，提高了设计效率，降低了设计成 本，减轻了设计者的劳动强度。
3.3.2 编译设计文件（续2） 编译设计文件（续2
3、编程（Assembler） ：产生多种形式的器件编程映像文件 ， 编程（Assembler） 通过软件下载到目标器件当中去，应的菜单命令是QuartusⅡ 通过软件下载到目标器件当中去，应的菜单命令是QuartusⅡ主窗口 Process菜单下Start\ Process菜单下Start\Start Assembler ； 4、时序分析(Classical Timing Analyzer) ：计算给定设计与器件 时序分析(Classical 上的延时，完成设计分析的时序分析和所有逻辑的性能分析，菜单命 令是QuartusⅡ主窗口Process菜单下Start\ 令是QuartusⅡ主窗口Process菜单下Start\Start Classical Timing Analyzer ，对应的快捷图标是在主窗口的工具栏上的 ，对应的快捷图标是在主窗口的工具栏上 。 编译完成以后，编译报告窗口Compilation Report会报告工程文 编译完成以后，编译报告窗口Compilation Report会报告工程文 件编译的相关信息，如编译的顶层文件名、目标芯片的信号、引脚的 数目等等 。 全编译操作简单，适合简单的设计。对于复杂的设计，选择分步 编译可以及时发现问题，提高设计纠错的效率，从而提高设计效率。